JPH0311040B2 - - Google Patents
Info
- Publication number
- JPH0311040B2 JPH0311040B2 JP27313584A JP27313584A JPH0311040B2 JP H0311040 B2 JPH0311040 B2 JP H0311040B2 JP 27313584 A JP27313584 A JP 27313584A JP 27313584 A JP27313584 A JP 27313584A JP H0311040 B2 JPH0311040 B2 JP H0311040B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- stored
- end mark
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、EEPROM（Electrically Erasable
and Programmable Read Only Memory.）等
の、内容更新が可能であり、かつ、電源が切断さ
れても内容を保持すると共に、内容更新の回数が
制限されているメモリに対し、内容の格納を行な
う方法に関するものである。
and Programmable Read Only Memory.）等
の、内容更新が可能であり、かつ、電源が切断さ
れても内容を保持すると共に、内容更新の回数が
制限されているメモリに対し、内容の格納を行な
う方法に関するものである。
一般に、制御装置、データ処理装置において
は、半固定的なデータ、または、動作上逐次発生
する可変データ中後に参照するものは、RAM
（Random Access Memory.）へ格納のうえ、電
源の切断によつても内容が消滅しないものとする
目的上、RAMを電池等のバツクアツプ電源によ
り動作状態を維持するものとしているが、電池の
交換またはバツクアツプ電源への切替回路等を要
するため、近来は、EEPROMを用いるものとな
つている。
は、半固定的なデータ、または、動作上逐次発生
する可変データ中後に参照するものは、RAM
（Random Access Memory.）へ格納のうえ、電
源の切断によつても内容が消滅しないものとする
目的上、RAMを電池等のバツクアツプ電源によ
り動作状態を維持するものとしているが、電池の
交換またはバツクアツプ電源への切替回路等を要
するため、近来は、EEPROMを用いるものとな
つている。
しかし、現在のEEPROMは、内容更新の回数
に制限があり、一般のRAMと同じくランダムに
任意な番地へデータを格納し、かつ、これと同一
番地の内容を更新しながらデータを格納すると、
短期間により内容の更新が不可能となる問題を生
ずる。
に制限があり、一般のRAMと同じくランダムに
任意な番地へデータを格納し、かつ、これと同一
番地の内容を更新しながらデータを格納すると、
短期間により内容の更新が不可能となる問題を生
ずる。
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、EEPROM等のメモリに対し内容の
格納を行なう方法において、最初のデータ格納に
際し、メモリの格納エリア中特定番地へデータを
格納すると共に次位およびこれにつぐ番地へ各々
エンドマークを格納し、つぎのデータ格納時には
エンドマークの格納された先位側の番地へ内容を
更新のうえデータを格納すると共にエンドマーク
の格納された後位側番地の次位の番地へエンドマ
ークを格納し、以降同様の格納操作を必要に応じ
て反復するものとしている。
格納を行なう方法において、最初のデータ格納に
際し、メモリの格納エリア中特定番地へデータを
格納すると共に次位およびこれにつぐ番地へ各々
エンドマークを格納し、つぎのデータ格納時には
エンドマークの格納された先位側の番地へ内容を
更新のうえデータを格納すると共にエンドマーク
の格納された後位側番地の次位の番地へエンドマ
ークを格納し、以降同様の格納操作を必要に応じ
て反復するものとしている。
したがつて、まず、格納エリアの特定番地へデ
ータが格納され、ついで、エンドマークの格納さ
れた先位側の番地へ内容を更新のうえ、つぎのデ
ータが格納され、以降順次に、必要に応じて以上
の操作が反復されるものとなり、各番地の内容更
新回数がほゞ均等になると共に、格納中に電源が
切断されても内容の有効性決定が支障なく行なえ
るものとなる。
ータが格納され、ついで、エンドマークの格納さ
れた先位側の番地へ内容を更新のうえ、つぎのデ
ータが格納され、以降順次に、必要に応じて以上
の操作が反復されるものとなり、各番地の内容更
新回数がほゞ均等になると共に、格納中に電源が
切断されても内容の有効性決定が支障なく行なえ
るものとなる。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第２図は、EEPROMを用いる装置のブロツク
図であり、マイクロプロセツサ等のプロセツサ
（以下、CPU）１を中心とし、固定メモリ（以
下、ROM）２、可変メモリ（以下、RAM）３、
EEPROM４〜６、および、インターフエイス
（以下、Ｉ／Ｆ）７，８を周辺に配し、これらを
母線により接続しており、Ｉ／Ｆ・７を介しては
図上省略した上位の主電算機またはキーボード、
ブラウン管表示装置等からなる端末機器が接続さ
れ、Ｉ／Ｆ・８を介してはプリンタ（以下、
PRT）９が接続されている。
図であり、マイクロプロセツサ等のプロセツサ
（以下、CPU）１を中心とし、固定メモリ（以
下、ROM）２、可変メモリ（以下、RAM）３、
EEPROM４〜６、および、インターフエイス
（以下、Ｉ／Ｆ）７，８を周辺に配し、これらを
母線により接続しており、Ｉ／Ｆ・７を介しては
図上省略した上位の主電算機またはキーボード、
ブラウン管表示装置等からなる端末機器が接続さ
れ、Ｉ／Ｆ・８を介してはプリンタ（以下、
PRT）９が接続されている。
こゝにおいて、CPU１はROM２中の命令を実
行し、Ｉ／Ｆ・７を介する入力データに応じて制
御動作を行ない、必要とするデータをRAM３に
対してアクセスすると共に、EEPROM４〜６へ
もアクセスし、EEPROM４〜６中へ格納されて
いる文字、記号等のパターンを用いてプリントア
ウトのデータを編集のうえ、Ｉ／Ｆ・８を介して
PRT９へ送出し、これによつて所定のデータを
印字させるものとなつている。
行し、Ｉ／Ｆ・７を介する入力データに応じて制
御動作を行ない、必要とするデータをRAM３に
対してアクセスすると共に、EEPROM４〜６へ
もアクセスし、EEPROM４〜６中へ格納されて
いる文字、記号等のパターンを用いてプリントア
ウトのデータを編集のうえ、Ｉ／Ｆ・８を介して
PRT９へ送出し、これによつて所定のデータを
印字させるものとなつている。
なお、文字、記号等のパターンは、Ｉ／Ｆ・７
を介して必要とするものが与えられ、これを
EEPROM４〜６へ格納のうえ使用される。
を介して必要とするものが与えられ、これを
EEPROM４〜６へ格納のうえ使用される。
第１図は、EEPROM４〜６に対するデータの
格納状況を示す図であり、この例では、これらが
コードエリアCEとデータエリアDEとに分割さ
れ、データエリアDEには文字、記号等のパター
ンを示すデータDT0〜DToが順次に格納され、格
納エリアとして用いるコードエリアCEの先頭番
地＃ ０乃至最終番地＃ ｎ＋２にわたつては、デー
タDT0〜DToに対応させたデータコードDC0〜
DCo、および、エンドマークEMが格納されると
共に、コードエリアCEおよびデータエリアDE以
外の番地＃ ｒには、データコードDC0〜DCoが有
効であることを示す有効マークAMが格納される
ものとなつている。
格納状況を示す図であり、この例では、これらが
コードエリアCEとデータエリアDEとに分割さ
れ、データエリアDEには文字、記号等のパター
ンを示すデータDT0〜DToが順次に格納され、格
納エリアとして用いるコードエリアCEの先頭番
地＃ ０乃至最終番地＃ ｎ＋２にわたつては、デー
タDT0〜DToに対応させたデータコードDC0〜
DCo、および、エンドマークEMが格納されると
共に、コードエリアCEおよびデータエリアDE以
外の番地＃ ｒには、データコードDC0〜DCoが有
効であることを示す有効マークAMが格納される
ものとなつている。
すなわち、最初のデータ格納に際しては、(A)の
とおり、特定番地としての先頭番地＃ ０へデータ
コードDC0を格納すると共に、次位の番地＃ １お
よびこれにつぐ番地＃ ２へ各々エンドマークEM
を格納する一方、データコードDC0と対応するデ
ータDT0をデータエリアDEの先頭番地を基準と
して複数番地にわたり連接して格納する。
とおり、特定番地としての先頭番地＃ ０へデータ
コードDC0を格納すると共に、次位の番地＃ １お
よびこれにつぐ番地＃ ２へ各々エンドマークEM
を格納する一方、データコードDC0と対応するデ
ータDT0をデータエリアDEの先頭番地を基準と
して複数番地にわたり連接して格納する。
なお、＊印が新らたに格納されたことを示して
いる。
いる。
ついで、(B)のとおり、つぎのデータを格納する
ときは、コードエリアCEのエンドマークEMが
格納されている先位側の番地＃ １へ内容を更新の
うえデータコードDC1を格納すると共に、エンド
マークEMの格納された後位側番地＃ ２の次位の
番地＃ ３へエンドマークを格納し、データエリア
DEにはデータDT0につぐ各番地へデータDT1を
格納し、以降、同様の操作を最終番地＃ ｎ＋２ま
で反復する。
ときは、コードエリアCEのエンドマークEMが
格納されている先位側の番地＃ １へ内容を更新の
うえデータコードDC1を格納すると共に、エンド
マークEMの格納された後位側番地＃ ２の次位の
番地＃ ３へエンドマークを格納し、データエリア
DEにはデータDT0につぐ各番地へデータDT1を
格納し、以降、同様の操作を最終番地＃ ｎ＋２ま
で反復する。
すると最後には、(C)のとおり最終番地＃
ｎ＋２
およびこれの直前の番地＃ ｎ＋１へエンドマーク
EMが格納され、エンドマークEMの格納された
先位側番地＃ ｎ＋１の直前の番地＃ ｎへデータコ
ードDCoが格納されると共に、データエリアDE
では、最終番地側へデータDToが格納される。
およびこれの直前の番地＃ ｎ＋１へエンドマーク
EMが格納され、エンドマークEMの格納された
先位側番地＃ ｎ＋１の直前の番地＃ ｎへデータコ
ードDCoが格納されると共に、データエリアDE
では、最終番地側へデータDToが格納される。
したがつて、コードエリアCEにおいては、番
地＃ ０および＃ ｎ＋２が各１回、番地＃ １〜＃ ｎ
＋１では各２回の格納がなされると共に、データ
エリアDEにおいては各番地に対し各々１回の格
納が行なわれるものとなり、格納回数の平均化が
実現する。
地＃ ０および＃ ｎ＋２が各１回、番地＃ １〜＃ ｎ
＋１では各２回の格納がなされると共に、データ
エリアDEにおいては各番地に対し各々１回の格
納が行なわれるものとなり、格納回数の平均化が
実現する。
また、内容の読み出しに際しては、まず、番地
＃ ｒの有効マークAMをチエツクし、これが正常
であれば、番地＃ ０から、エンドマークEMが正
常に連続して格納されている先位側番地の直前の
番地までのデータコードが有効であり、データコ
ードに応じてデータエリアDEのデータを読み出
して用いるものとすればよい。
＃ ｒの有効マークAMをチエツクし、これが正常
であれば、番地＃ ０から、エンドマークEMが正
常に連続して格納されている先位側番地の直前の
番地までのデータコードが有効であり、データコ
ードに応じてデータエリアDEのデータを読み出
して用いるものとすればよい。
たゞし、エンドマークEMが連続して格納され
ていなければ、後位側のエンドマークEMを格納
する際に電源断等が生じた場合であり、格納され
ているエンドマークEMの番地から２を差引いた
順位の番地までのデータコードが有効となる。
ていなければ、後位側のエンドマークEMを格納
する際に電源断等が生じた場合であり、格納され
ているエンドマークEMの番地から２を差引いた
順位の番地までのデータコードが有効となる。
以上に対し、内容をクリアして再度格納を行な
う際は、クリアと共に有効コードAMの各ビツト
を反転してとするか、各ビツトのクリアを行
なうことにより、内容がすべてクリアされている
ことを表示できる。
う際は、クリアと共に有効コードAMの各ビツト
を反転してとするか、各ビツトのクリアを行
なうことにより、内容がすべてクリアされている
ことを表示できる。
第３図は、CPU１による格納操作のフローチ
ヤートであり、まず、番地“＃ ｒにAMあり？”
１０１をチエツクし、これがNOであれば“DC0
→＃ ０”１１１により番地＃ ０へデータコード
DC0を格納し、“DT0→DE”１１２によりデータ
DT0をデータエリアDEへ格納のうえ、“EM→＃
１・＃ ２”１１３によつてエンドマークEMを番
地＃ １，＃ ２へ格納し、かつ、有効マーク“AM
→＃ ｒ”１１４により番地ｒへ格納する。
ヤートであり、まず、番地“＃ ｒにAMあり？”
１０１をチエツクし、これがNOであれば“DC0
→＃ ０”１１１により番地＃ ０へデータコード
DC0を格納し、“DT0→DE”１１２によりデータ
DT0をデータエリアDEへ格納のうえ、“EM→＃
１・＃ ２”１１３によつてエンドマークEMを番
地＃ １，＃ ２へ格納し、かつ、有効マーク“AM
→＃ ｒ”１１４により番地ｒへ格納する。
また、ステツプ１０１がYESのときは、“DCi
→EMの格納済先位番地”１２１によりｉ番目の
データコードDCiをエンドマークEMの格納され
ている先位側の番地へ格納し、ｉ番目のデータ
DTiを“DTi→DE”１２２により格納してから、
エンドマーク“EM→EMの格納済後位番地＋１”
１２３により、エンドマークEMの格納されてい
る後位側番地の次位の番地へエンドマークEMを
格納し、主ルーチンを介してステツプ１０１以降
を必要に応じて反復する。
→EMの格納済先位番地”１２１によりｉ番目の
データコードDCiをエンドマークEMの格納され
ている先位側の番地へ格納し、ｉ番目のデータ
DTiを“DTi→DE”１２２により格納してから、
エンドマーク“EM→EMの格納済後位番地＋１”
１２３により、エンドマークEMの格納されてい
る後位側番地の次位の番地へエンドマークEMを
格納し、主ルーチンを介してステツプ１０１以降
を必要に応じて反復する。
第４図は、同様の読み出し操作を示すフローチ
ヤートであり、番地“＃ ｒにAMあり？”２０１
がYESであれば、エンドマーク“EM連続？”２
０２をチエツクし、これのYESに応じて先頭番
地“＃ ０から先位EMの直前の番地までの内容有
効”２１１と決定し、データエリア“DEの対応
するデータ読み出し”２１２を行なう。
ヤートであり、番地“＃ ｒにAMあり？”２０１
がYESであれば、エンドマーク“EM連続？”２
０２をチエツクし、これのYESに応じて先頭番
地“＃ ０から先位EMの直前の番地までの内容有
効”２１１と決定し、データエリア“DEの対応
するデータ読み出し”２１２を行なう。
また、ステツプ２０２がNOのときは、先頭番
地“＃ ０からEMの番地−２までの内容有効”２
２１の決定を行ない、ステツプ２１２へ移行す
る。
地“＃ ０からEMの番地−２までの内容有効”２
２１の決定を行ない、ステツプ２１２へ移行す
る。
これに対し、ステツプ２０１がNOのときは、
“内容無効”２３１と決定する。
“内容無効”２３１と決定する。
第５図は、他の実施例を示す格納状況の図であ
り、第１図と同様であるが、コードエリアCEは
先頭番地＃ ０〜最終番地＃ ｎにより構成され、デ
ータコードDC1以降、エンドコードEM、および、
スタートマークSMが格納されるものとなつてお
り、番地＃ ０〜＃ ｎが＃ ｎから＃ ０へかけても循
環的に使用されるものとなつている。
り、第１図と同様であるが、コードエリアCEは
先頭番地＃ ０〜最終番地＃ ｎにより構成され、デ
ータコードDC1以降、エンドコードEM、および、
スタートマークSMが格納されるものとなつてお
り、番地＃ ０〜＃ ｎが＃ ｎから＃ ０へかけても循
環的に使用されるものとなつている。
なお、データエリアDEも同様に循環的に使用
される。
される。
すなわち、最初のデータ格納に際しては、(A)の
とおり、先頭番地＃ ０および次位の番地＃ １へス
タートマークSMを格納すると共に、第３位の番
地＃ ２へデータコードDC1を格納し、かつ、これ
の次位の番地＃ ３およびこれにつぐ番地＃ ４へ
各々エンドマークEMを格納する一方、データコ
ードDC1と対応するデータDT1をデータエリア
DEの先頭番地を基準として複数番地にわたり連
続して格納する。
とおり、先頭番地＃ ０および次位の番地＃ １へス
タートマークSMを格納すると共に、第３位の番
地＃ ２へデータコードDC1を格納し、かつ、これ
の次位の番地＃ ３およびこれにつぐ番地＃ ４へ
各々エンドマークEMを格納する一方、データコ
ードDC1と対応するデータDT1をデータエリア
DEの先頭番地を基準として複数番地にわたり連
続して格納する。
なお、＊印が第１図と同じく新らたに格納され
たことを示している。
たことを示している。
ついで(B)のとおり、つぎのデータを格納すると
きは、コードエリアCEのエンドマークEMが格
納されている先位側の番地＃ ３へ内容を更新のう
えデータコードDC2を格納すると共に、エンドマ
ークEMの格納されている後位側番地の次位の番
地＃ ５へエンドマークEMを格納し、データエリ
アDEにはデータDT1につぐ各番地へデータDT2
を格納し、以降、同様の格納操作を最終番地＃ ｎ
まで反復する。
きは、コードエリアCEのエンドマークEMが格
納されている先位側の番地＃ ３へ内容を更新のう
えデータコードDC2を格納すると共に、エンドマ
ークEMの格納されている後位側番地の次位の番
地＃ ５へエンドマークEMを格納し、データエリ
アDEにはデータDT1につぐ各番地へデータDT2
を格納し、以降、同様の格納操作を最終番地＃ ｎ
まで反復する。
すると、遂には(C)のとおり、最終番地＃
ｎより
二つ前の番地＃ ｎ−２へデータコードDCo-3が格
納されると共に、最終番地＃ ｎにはエンドマーク
EMが格納され、データエリアDEにおいてはデ
ータDTo-3が格納される。
二つ前の番地＃ ｎ−２へデータコードDCo-3が格
納されると共に、最終番地＃ ｎにはエンドマーク
EMが格納され、データエリアDEにおいてはデ
ータDTo-3が格納される。
また、これにつぐデータの格納時には、最終番
地＃ ｎの直前の番地＃ ｎ−１へデータコード
DCo-2を格納すると共に、先頭番地＃ ０へエンド
マークEMを、スタートマークSMの格納された
後位側番地＃ １の次位の番地＃ ２へスタートマー
クSMを各々内容を更新のうえ格納する一方、デ
ータエリアDEには、データコードDCo-2と対応
するデータDTo-2を格納し、(D)の状態とする。
地＃ ｎの直前の番地＃ ｎ−１へデータコード
DCo-2を格納すると共に、先頭番地＃ ０へエンド
マークEMを、スタートマークSMの格納された
後位側番地＃ １の次位の番地＃ ２へスタートマー
クSMを各々内容を更新のうえ格納する一方、デ
ータエリアDEには、データコードDCo-2と対応
するデータDTo-2を格納し、(D)の状態とする。
更に、データを格納する際は、(E)のとおり、エ
ンドマークEMの格納された先位側番地＃ ｎへデ
ータコードDCo-1を格納すると共に、エンドマー
クEMの格納された番地＃ ０の次位の番地＃ １へ
エンドマークEMを格納し、かつ、スタートマー
クSMの格納された後位側番地＃ ２の次位の番地
＃ ３へスタートマークSMを格納し、以降、同様
の格納操作を必要に応じて反復すると、(F)の状態
を介して逐次データコードDCo以降およびデータ
DTo以降が順次にかつ循環的に格納され、これに
よつて内容の更新が行なわれる。
ンドマークEMの格納された先位側番地＃ ｎへデ
ータコードDCo-1を格納すると共に、エンドマー
クEMの格納された番地＃ ０の次位の番地＃ １へ
エンドマークEMを格納し、かつ、スタートマー
クSMの格納された後位側番地＃ ２の次位の番地
＃ ３へスタートマークSMを格納し、以降、同様
の格納操作を必要に応じて反復すると、(F)の状態
を介して逐次データコードDCo以降およびデータ
DTo以降が順次にかつ循環的に格納され、これに
よつて内容の更新が行なわれる。
なお、データコードDC0〜DCoおよびDC1以降
としては２バイトが用いられ、有効マークAM、
スタートマークSMおよびエンドマークEMとし
ては、データコードDC0〜DCoおよびDC1以降と
は別個のコードを用いるものとなつており、デー
タDT0〜DToおよびDT1以降は各々が72バイトに
より構成されるものとなつているため、これらの
バイト数に応じて各エリアCE，DEおよびスペー
スの番地数および格納容量が定められる。
としては２バイトが用いられ、有効マークAM、
スタートマークSMおよびエンドマークEMとし
ては、データコードDC0〜DCoおよびDC1以降と
は別個のコードを用いるものとなつており、デー
タDT0〜DToおよびDT1以降は各々が72バイトに
より構成されるものとなつているため、これらの
バイト数に応じて各エリアCE，DEおよびスペー
スの番地数および格納容量が定められる。
したがつて、第５図の場合、コードエリアCE
においては、(A)〜(F)を１周期とすれば、番地＃
０，＃ ２，＃ ３が各３回、番地＃ １，＃ ４，＃ ｎ
が各２回、その他の各番地が各１回の格納操作を
受けるものとなり、これと同様の周期を必要に応
じて反復すれば、各番地の内容更新回数がほゞ均
等となる。
においては、(A)〜(F)を１周期とすれば、番地＃
０，＃ ２，＃ ３が各３回、番地＃ １，＃ ４，＃ ｎ
が各２回、その他の各番地が各１回の格納操作を
受けるものとなり、これと同様の周期を必要に応
じて反復すれば、各番地の内容更新回数がほゞ均
等となる。
また、内容の読み出しに際しては、各スタート
コードSMをチエツクし、これらが正常であれ
ば、これらにつぐ番地乃至二つのエンドマーク
EMが正常に格納されている番地の直前の番地ま
でのデータコードが有効であり、これを番地＃ ０
〜＃ ｎ、更に＃ ｎから＃ ０へかけて循環的に確認
し、データコードに応じてデータエリアDEのデ
ータを読み出して用いるものとすればよい。
コードSMをチエツクし、これらが正常であれ
ば、これらにつぐ番地乃至二つのエンドマーク
EMが正常に格納されている番地の直前の番地ま
でのデータコードが有効であり、これを番地＃ ０
〜＃ ｎ、更に＃ ｎから＃ ０へかけて循環的に確認
し、データコードに応じてデータエリアDEのデ
ータを読み出して用いるものとすればよい。
すなわち、スタートマークSMおよびエンドマ
ークEMが正常に格納されていれば、データコー
ドおよびデータも正常であり、電源断等により格
納中に異常を生ずれば、スタートコードSMまた
はエンドマークEMが正常に格納されないものと
なる。
ークEMが正常に格納されていれば、データコー
ドおよびデータも正常であり、電源断等により格
納中に異常を生ずれば、スタートコードSMまた
はエンドマークEMが正常に格納されないものと
なる。
このため、同様の手順により、電源切断後の再
投入時に内容のチエツクを行ない、内容が有効か
否かを高信頼性により判断することができる。
投入時に内容のチエツクを行ない、内容が有効か
否かを高信頼性により判断することができる。
第６図は、CPU１による格納操作のフローチ
ヤートであり、“最初のデータ？”３０１を判断
し、これがYESであれば、“SM→＃ ０・＃ １”
３１１によりスタートマークSMを番地＃ ０およ
び＃ １へ格納し、“DC1→＃ ２”３１２によつて
データコードDC1を番地＃ ２へ格納のうえ、
“DT1→DE”３１３によりデータDT1をデータエ
リアDEへ格納してから、“EM→＃ ３・＃ ４”３
１４によつてエンドマークEMを番地＃ ３および
＃ ４へ格納する。
ヤートであり、“最初のデータ？”３０１を判断
し、これがYESであれば、“SM→＃ ０・＃ １”
３１１によりスタートマークSMを番地＃ ０およ
び＃ １へ格納し、“DC1→＃ ２”３１２によつて
データコードDC1を番地＃ ２へ格納のうえ、
“DT1→DE”３１３によりデータDT1をデータエ
リアDEへ格納してから、“EM→＃ ３・＃ ４”３
１４によつてエンドマークEMを番地＃ ３および
＃ ４へ格納する。
ステツプ３０１がNOであれば、番地“＃
ｎに
EM格納後？”３０２をチエツクし、これのNO
に応じてｉ番目のデータコード“DCi→EMの格
納済先位番地”３２１によりエンドマークEMの
格納されている先位番地へ格納し、これに応ずる
データ“DTi→DE”３２２によつてデータエリ
アDEへ格納のうえ、“EM→EMの格納済後位番
地＋１”３２３により、循環的な順位を含めてエ
ンドマークEMをこれの格納されている後位番地
の次位の番地へ格納する。
EM格納後？”３０２をチエツクし、これのNO
に応じてｉ番目のデータコード“DCi→EMの格
納済先位番地”３２１によりエンドマークEMの
格納されている先位番地へ格納し、これに応ずる
データ“DTi→DE”３２２によつてデータエリ
アDEへ格納のうえ、“EM→EMの格納済後位番
地＋１”３２３により、循環的な順位を含めてエ
ンドマークEMをこれの格納されている後位番地
の次位の番地へ格納する。
また、ステツプ３０２のYESに応じては、ス
タートマーク“SM→SMの格納済後位番地＋１”
３３１、および、ステツプ３２１，３２２と同じ
く“DCi→EMの格納済先位番地３３２、“DTi→
DE”３３３を行ない、エンドマーク“EM→SM
の格納済先位番地”３３４を行なつてから、主ル
ーチンを介しステツプ３０１以降を反復する。
タートマーク“SM→SMの格納済後位番地＋１”
３３１、および、ステツプ３２１，３２２と同じ
く“DCi→EMの格納済先位番地３３２、“DTi→
DE”３３３を行ない、エンドマーク“EM→SM
の格納済先位番地”３３４を行なつてから、主ル
ーチンを介しステツプ３０１以降を反復する。
第７図は、同様な読み出し操作を示すフローチ
ヤートであり、まず、コードエリアCEにスター
トマーク“SMあり？”４０１およびエンドマー
ク“EMあり？”４０２をチエツクし、いずれも
YESであれば、スタートマーク“SM連続？”４
１１およびエンドマーク“EM連続？”４１２を
確認し、これらのYESに応じて“後位SMのつぎ
の番地から先位EMの直前の番地までの内容有
効”４２１と決定し、データエリア“DEから対
応するデータ読み出し”４２２を行なう。
ヤートであり、まず、コードエリアCEにスター
トマーク“SMあり？”４０１およびエンドマー
ク“EMあり？”４０２をチエツクし、いずれも
YESであれば、スタートマーク“SM連続？”４
１１およびエンドマーク“EM連続？”４１２を
確認し、これらのYESに応じて“後位SMのつぎ
の番地から先位EMの直前の番地までの内容有
効”４２１と決定し、データエリア“DEから対
応するデータ読み出し”４２２を行なう。
また、ステツプ４１２がNOのときは、“後位
SMのつぎの番地からEMの番地−２までの内容
有効”４３１と決定し、ステツプ４２２へ移行す
る。
SMのつぎの番地からEMの番地−２までの内容
有効”４３１と決定し、ステツプ４２２へ移行す
る。
一方、ステツプ４１１のNOに応じては、エン
ドマーク“EM連続？”４４１を確認し、これが
YESであれば、スタートマーク“SMの番地＋２
から後位EMの直前の番地までの内容有効”４５
１と決定し、ステツプ４２２へ移行する。
ドマーク“EM連続？”４４１を確認し、これが
YESであれば、スタートマーク“SMの番地＋２
から後位EMの直前の番地までの内容有効”４５
１と決定し、ステツプ４２２へ移行する。
また、ステツプ４４１がNOのときは、スター
トマーク“SMの番地＋２からEMの番地−２ま
での内容有効”４６１と決定し、ステツプ４２２
へ移行する。
トマーク“SMの番地＋２からEMの番地−２ま
での内容有効”４６１と決定し、ステツプ４２２
へ移行する。
以上に対し、ステツプ４０１，４０２のいずれ
かがNOのときは“内容無効”４７１と決定し、
直ちに主ルーチンを介してステツプ４０１以降を
反復する。
かがNOのときは“内容無効”４７１と決定し、
直ちに主ルーチンを介してステツプ４０１以降を
反復する。
たゞし、第１図および第５図においては、デー
タDT0〜DToおよびDT1以降のバイト数が多いた
め、コードエリアCEと別途にデータエリアDEを
設けたが、データDT0〜DToおよびDT1以降のバ
イト数が少なければ、コードエリアCEのみとし、
データコードDC0〜DCoおよびDC1以降としてデ
ータDT0〜DToおよびDT1以降を格納してもよ
く、第１図または第５図の構成とする場合は、デ
ータコードDC0〜DCoおよびDC1以降へデータ
DT0〜DToおよびDT1以降の格納番地コードを付
加し、あるいは、CPU１がデータコードDC0〜
DCoおよびDC1以降に応じてデータDT0〜DToお
よびDT1以降の格納番地を判断し、データエリア
DEにおいて格納番地を順次に定めるものとして
もよく、第２図の構成も条件に応じた選定が任意
である等、種々の変形が自在である。
タDT0〜DToおよびDT1以降のバイト数が多いた
め、コードエリアCEと別途にデータエリアDEを
設けたが、データDT0〜DToおよびDT1以降のバ
イト数が少なければ、コードエリアCEのみとし、
データコードDC0〜DCoおよびDC1以降としてデ
ータDT0〜DToおよびDT1以降を格納してもよ
く、第１図または第５図の構成とする場合は、デ
ータコードDC0〜DCoおよびDC1以降へデータ
DT0〜DToおよびDT1以降の格納番地コードを付
加し、あるいは、CPU１がデータコードDC0〜
DCoおよびDC1以降に応じてデータDT0〜DToお
よびDT1以降の格納番地を判断し、データエリア
DEにおいて格納番地を順次に定めるものとして
もよく、第２図の構成も条件に応じた選定が任意
である等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、EEPROM等の内容更新回数が制限されたメ
モリにおいて、各番地毎にほゞ均等な回数により
内容更新が行なわれ、特定番地へ内容更新の回数
が集中せず、メモリの全般的な寿命が延長される
ものになると共に、EEPROMへデータを格納中
に電源が切断されてもエンドマークEMが消滅せ
ず、有効性の決定が支障なく行なえ、かゝるメモ
リの内容格納方法として顕著な効果が得られる。
ば、EEPROM等の内容更新回数が制限されたメ
モリにおいて、各番地毎にほゞ均等な回数により
内容更新が行なわれ、特定番地へ内容更新の回数
が集中せず、メモリの全般的な寿命が延長される
ものになると共に、EEPROMへデータを格納中
に電源が切断されてもエンドマークEMが消滅せ
ず、有効性の決定が支障なく行なえ、かゝるメモ
リの内容格納方法として顕著な効果が得られる。
図は本発明の実施例を示し、第１図は
EEPROMに対するデータの格納状況を示す図、
第２図はEEPROMを用いる装置のブロツク図、
第３図はCPUによる格納状況のフローチヤート、
第４図は同様の読み出し状況を示すフローチヤー
ト、第５図は他の実施例を示す第１図と同様な
図、第６図および第７図は第５図と対応する第３
図および第４図と同様な図である。 １……CPU（プロセツサ）、４〜６……
EEPROM（メモリ）、CE……コードエリア（格納
エリア）、DE……データエリア、DC0〜DCo……
データコード、AM……有効マーク、SM……ス
タートマーク、EM……エンドマーク、DT0〜
DTo……データ。
EEPROMに対するデータの格納状況を示す図、
第２図はEEPROMを用いる装置のブロツク図、
第３図はCPUによる格納状況のフローチヤート、
第４図は同様の読み出し状況を示すフローチヤー
ト、第５図は他の実施例を示す第１図と同様な
図、第６図および第７図は第５図と対応する第３
図および第４図と同様な図である。 １……CPU（プロセツサ）、４〜６……
EEPROM（メモリ）、CE……コードエリア（格納
エリア）、DE……データエリア、DC0〜DCo……
データコード、AM……有効マーク、SM……ス
タートマーク、EM……エンドマーク、DT0〜
DTo……データ。
Claims (1)
- 【特許請求の範囲】 １ 内容の更新が可能であり、かつ、電源が切断
されても内容を保持すると共に、内容更新の回数
が制限されているメモリに対し、内容の格納を行
なう方法において、 最初のデータ格納に際し、前記メモリの格納エ
リア中特定番地へデータを格納すると共に、次位
の番地およびこれにつぐ番地へ各々エンドマーク
を格納し、 つぎのデータ格納時には、前記エンドマークの
格納された先位側の番地へ内容を更新のうえデー
タを格納すると共に、前記エンドマークの格納さ
れた後位側番地の次位の番地へ前記エンドマーク
を格納し、 以降同様の格納操作を必要に応じて反復するこ
とを特徴としたメモリの内容格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273135A JPS61151897A (ja) | 1984-12-26 | 1984-12-26 | メモリの内容格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273135A JPS61151897A (ja) | 1984-12-26 | 1984-12-26 | メモリの内容格納方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151897A JPS61151897A (ja) | 1986-07-10 |
| JPH0311040B2 true JPH0311040B2 (ja) | 1991-02-15 |
Family
ID=17523606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273135A Granted JPS61151897A (ja) | 1984-12-26 | 1984-12-26 | メモリの内容格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61151897A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496375B1 (ko) | 1996-06-28 | 2005-09-09 | 소니 가부시끼 가이샤 | 정보처리방법,정보처리장치및정보처리회로 |
-
1984
- 1984-12-26 JP JP59273135A patent/JPS61151897A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61151897A (ja) | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0311040B2 (ja) | ||
| JPS6118023A (ja) | キ−入力制御装置 | |
| US5671238A (en) | Method and circuitry for generating r-bit parallel CRC code for an l-bit data source | |
| JPH0375959B2 (ja) | ||
| EP0156162B1 (en) | Programmable controller | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| EP0108473B1 (en) | Slew length timer | |
| JP3190861B2 (ja) | 疑似ｎキーロールオーバキーボード入力装置と処理方法 | |
| US4941109A (en) | Method of effectively performing a feed operation and printing apparatus for realizing the method | |
| JPS61150195A (ja) | メモリの内容格納方法 | |
| JPH01128147A (ja) | 演算装置 | |
| JPS58197557A (ja) | メツセ−ジ管理方式 | |
| JPH04115337A (ja) | 半導体集積回路 | |
| JP3098414B2 (ja) | ロードモジュール格納方法 | |
| KR830000696B1 (ko) | 데이타 처리 시스템 | |
| JP2582444B2 (ja) | ×２▲上ｎ▼演算回路 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPS6217847Y2 (ja) | ||
| JPS60178570A (ja) | デ−タ受信器 | |
| KR900002790B1 (ko) | 키보드의 키 위치 변경 제어방법 | |
| JPH0310123B2 (ja) | ||
| JPS6330678B2 (ja) | ||
| JPH0569231B2 (ja) | ||
| JPS60157651A (ja) | デ−タ入出力機器 |