JPH0375959B2 - - Google Patents
Info
- Publication number
- JPH0375959B2 JPH0375959B2 JP27679484A JP27679484A JPH0375959B2 JP H0375959 B2 JPH0375959 B2 JP H0375959B2 JP 27679484 A JP27679484 A JP 27679484A JP 27679484 A JP27679484 A JP 27679484A JP H0375959 B2 JPH0375959 B2 JP H0375959B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- stored
- contents
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、EEPROM（Electrically Erasable
and Programmable Read Only Memory）等
の、内容更新が可能であり、かつ、電源が切断さ
れても内容を保持すると共に、内容更新の回数が
制限されているメモリに対し、内容の格納を行な
う方法に関するものである。
and Programmable Read Only Memory）等
の、内容更新が可能であり、かつ、電源が切断さ
れても内容を保持すると共に、内容更新の回数が
制限されているメモリに対し、内容の格納を行な
う方法に関するものである。
一般に、制御装置、データ処理装置において
は、半固定的なデータ、または、動作上逐次発生
する可変データ中後に参照するものはRAM
（Random Access Memory.）へ格納のうえ、電
源の切断によつても内容が消滅しないものとする
目的上、RAMを電池等のバツクアツプ電源によ
り動作状態を維持するものとしているが、電池の
交換またはバツクアツプ電源への切替回路等を要
するため、近来は、EEPROMを用いるものとな
つている。
は、半固定的なデータ、または、動作上逐次発生
する可変データ中後に参照するものはRAM
（Random Access Memory.）へ格納のうえ、電
源の切断によつても内容が消滅しないものとする
目的上、RAMを電池等のバツクアツプ電源によ
り動作状態を維持するものとしているが、電池の
交換またはバツクアツプ電源への切替回路等を要
するため、近来は、EEPROMを用いるものとな
つている。
しかし、現在のEEPROMは、内容更新の回数
に制限があり、一般のRAMと同じくランダムに
任意な番地へデータを格納し、かつ、これと同一
番地の内容を更新しつつデータを格納すると、短
期間に内容の更新が不可能となる問題を生ずる。
に制限があり、一般のRAMと同じくランダムに
任意な番地へデータを格納し、かつ、これと同一
番地の内容を更新しつつデータを格納すると、短
期間に内容の更新が不可能となる問題を生ずる。
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、EEPROM等のメモリに対し内容の
格納を行なう方法において、最初のデータ格納に
際し、メモリの登録エリア中先頭番地へデータを
格納すると共に、次位の番地へエンドマークを格
納し、かつ、登録エリア以外の番地へデータが有
効であることを示す有効マークを格納し、つぎの
データ格納時には、エンドマークの格納された番
地へデータを格納すると共に、これの次位の番地
へエンドマークを格納し、以降同様の格納操作を
登録エリアの最終番地まで必要に応じて反復する
ものとしている。
格納を行なう方法において、最初のデータ格納に
際し、メモリの登録エリア中先頭番地へデータを
格納すると共に、次位の番地へエンドマークを格
納し、かつ、登録エリア以外の番地へデータが有
効であることを示す有効マークを格納し、つぎの
データ格納時には、エンドマークの格納された番
地へデータを格納すると共に、これの次位の番地
へエンドマークを格納し、以降同様の格納操作を
登録エリアの最終番地まで必要に応じて反復する
ものとしている。
したがつて、まず、登録エリアの先頭番地へデ
ータが格納され、ついで、エンドマークの格納さ
れた番地へ内容を更新のうえ、つぎのデータが格
納され、以降順次に、登録エリアの最終番地ま
で、必要に応じてデータが格納されるため、各番
地の内容更新回数が均等となる。
ータが格納され、ついで、エンドマークの格納さ
れた番地へ内容を更新のうえ、つぎのデータが格
納され、以降順次に、登録エリアの最終番地ま
で、必要に応じてデータが格納されるため、各番
地の内容更新回数が均等となる。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第２図は、EEPROMを用いる装置のブロツク
図であり、マイクロプロセツサ等のプロセツサ
（以下、CPU）１を中心とし、固定メモリ（以
下、ROM）２、可変メモリ（以下、RAM）３、
EEPROM４〜６、および、インターフエイス
（以下、Ｉ／Ｆ）７，８を周辺に配し、これらを
母線により接続しており、Ｉ／Ｆ・７を介しては
図上省略した上位の主電算機またはキーボード、
ブラウン管表示装置等からなる端末機器が接続さ
れ、Ｉ／Ｆ・８を介してはプリンタ（以下、
PRT）９が接続されている。
図であり、マイクロプロセツサ等のプロセツサ
（以下、CPU）１を中心とし、固定メモリ（以
下、ROM）２、可変メモリ（以下、RAM）３、
EEPROM４〜６、および、インターフエイス
（以下、Ｉ／Ｆ）７，８を周辺に配し、これらを
母線により接続しており、Ｉ／Ｆ・７を介しては
図上省略した上位の主電算機またはキーボード、
ブラウン管表示装置等からなる端末機器が接続さ
れ、Ｉ／Ｆ・８を介してはプリンタ（以下、
PRT）９が接続されている。
こゝにおいて、CPU１はROM２中の命令を実
行し、Ｉ／Ｆ・７を介する入力データに応じて制
御動作を行ない、必要とするデータをRAM３に
対してアクセスすると共に、EEPROM４〜６に
もアクセスし、EEPROM４〜６中へ格納されて
いる文字、記号等のパターンを用いてプリントア
ウトのデータを編集のうえ、Ｉ／Ｆ・８を介して
PRT９へ送出し、これによつて所定のデータを
印字させるものとなつている。
行し、Ｉ／Ｆ・７を介する入力データに応じて制
御動作を行ない、必要とするデータをRAM３に
対してアクセスすると共に、EEPROM４〜６に
もアクセスし、EEPROM４〜６中へ格納されて
いる文字、記号等のパターンを用いてプリントア
ウトのデータを編集のうえ、Ｉ／Ｆ・８を介して
PRT９へ送出し、これによつて所定のデータを
印字させるものとなつている。
なお、文字、記号等のパターンは、Ｉ／Ｆ・７
を介して必要とするものが与えられ、これを
EEPROM４〜６へ格納のうえ使用される。
を介して必要とするものが与えられ、これを
EEPROM４〜６へ格納のうえ使用される。
第１図は、EEPROM４〜６に対するデータの
格納状況を示す図であり、この例ではこれらがコ
ードエリアCEとデータエリアDEとに分割されデ
ータエリアDEには文字、記号等のパターンを示
すデータDT0〜DToが順次に格納され、コードエ
リアCEにおける登録エリアREの先頭番地＃ ０乃
至最終番地＃ ｎ＋１にわたつては、データDT0〜
DToに対応するデータコードDC0〜DCo、およ
び、エンドマークENが格納されると共に、コー
ドエリアCE中の登録エリアRE以外の番地＃ ｒに
は、データコードCD0〜CDoが有効であることを
示す有効マークAMが格納されるものとなつてい
る。
格納状況を示す図であり、この例ではこれらがコ
ードエリアCEとデータエリアDEとに分割されデ
ータエリアDEには文字、記号等のパターンを示
すデータDT0〜DToが順次に格納され、コードエ
リアCEにおける登録エリアREの先頭番地＃ ０乃
至最終番地＃ ｎ＋１にわたつては、データDT0〜
DToに対応するデータコードDC0〜DCo、およ
び、エンドマークENが格納されると共に、コー
ドエリアCE中の登録エリアRE以外の番地＃ ｒに
は、データコードCD0〜CDoが有効であることを
示す有効マークAMが格納されるものとなつてい
る。
すなわち、最初のデータ格納に際しては、(A)の
とおり、先頭番地＃ ０へデータコードDC0を格納
すると共に、次位の番地＃ １へエンドマークEM
を格納し、かつ、番地＃ ｒへ有効マークAMを格
納する一方、データコードDC0と対応するデータ
DT0をデータエリアDEの先頭番地を基準として
複数番地にわたり連続して格納する。
とおり、先頭番地＃ ０へデータコードDC0を格納
すると共に、次位の番地＃ １へエンドマークEM
を格納し、かつ、番地＃ ｒへ有効マークAMを格
納する一方、データコードDC0と対応するデータ
DT0をデータエリアDEの先頭番地を基準として
複数番地にわたり連続して格納する。
なお、＊印が新らたに格納されたことを示して
いる。
いる。
ついで(B)のとおり、つぎのデータを格納すると
きは、登録エリアREのエンドマークEMが格納
されている番地＃ １へ内容を更新のうえデータコ
ードDC1を格納すると共に、これの次位の番地＃
２へエンドマークEMを格納し、データエリア
DEにはデータDT0につぐ各番地へデータDT1を
格納し、以降、必要に応じて同様の格納操作を反
復する。
きは、登録エリアREのエンドマークEMが格納
されている番地＃ １へ内容を更新のうえデータコ
ードDC1を格納すると共に、これの次位の番地＃
２へエンドマークEMを格納し、データエリア
DEにはデータDT0につぐ各番地へデータDT1を
格納し、以降、必要に応じて同様の格納操作を反
復する。
すると、最後には(C)のとおり、最終番地＃
ｎ＋
１の直前の番地＃ ｎへデータコードDCoが格納さ
れると共に、最終番地＃ ｎ＋１にはエンドマーク
EMが格納され、データエリアDEにおいては最
終番地側へデータDToが格納される。
１の直前の番地＃ ｎへデータコードDCoが格納さ
れると共に、最終番地＃ ｎ＋１にはエンドマーク
EMが格納され、データエリアDEにおいては最
終番地側へデータDToが格納される。
なお、データコードDC0〜DCoとしては２バイ
トが用いられ、エンドマークEMおよび有効マー
クAMとしては、データコードDC0〜DCoとは別
個のコードを用いるものとなつており、データ
DT0〜DToは各々が72バイトにより構成されるも
のとなつているため、これらのバイト数に応じて
各エリアCE、DEおよびスペースの番地数および
格納容量が定められる。
トが用いられ、エンドマークEMおよび有効マー
クAMとしては、データコードDC0〜DCoとは別
個のコードを用いるものとなつており、データ
DT0〜DToは各々が72バイトにより構成されるも
のとなつているため、これらのバイト数に応じて
各エリアCE、DEおよびスペースの番地数および
格納容量が定められる。
したがつて、コードエリアCEにおいては、番
地＃ ０および＃ ｎ＋１が各１回、番地＃ １〜＃ ｎ
では各２回の格納がなされると共に、データエリ
アDEにおいては各番地に対し各々１回の格納が
行なわれるものとなり、格納回数の平均化が実現
する。
地＃ ０および＃ ｎ＋１が各１回、番地＃ １〜＃ ｎ
では各２回の格納がなされると共に、データエリ
アDEにおいては各番地に対し各々１回の格納が
行なわれるものとなり、格納回数の平均化が実現
する。
また、内容の読み出しに際しては、まずコード
エリアCEの有効マークAMをチエツクし、これ
が正常であれば、番地＃ ０乃至エンドマークEM
が正常に格納されている番地の直前の番地までの
データコードが有効であり、データコードに応じ
てデータエリアDEのデータを読み出して用いる
ものとすればよい。
エリアCEの有効マークAMをチエツクし、これ
が正常であれば、番地＃ ０乃至エンドマークEM
が正常に格納されている番地の直前の番地までの
データコードが有効であり、データコードに応じ
てデータエリアDEのデータを読み出して用いる
ものとすればよい。
このため、同様の手順により、電源切断後の再
投入時に内容のチエツクを行ない、内容が有効か
否かを判断することができる。
投入時に内容のチエツクを行ない、内容が有効か
否かを判断することができる。
以上に対し、内容をクリアして再度格納を行な
う際は、クリアと共に有効コードAMの各ビツト
を反転してとするか、各ビツトのクリアを行
なうことにより、内容がすべてクリアされている
ことを表示できる。
う際は、クリアと共に有効コードAMの各ビツト
を反転してとするか、各ビツトのクリアを行
なうことにより、内容がすべてクリアされている
ことを表示できる。
第３図は、CPU１による格納操作のフローチ
ヤートであり、コードエリアCEの番地“＃ ｒに
AMあり？”１０１をチエツクし、これがNOで
あれば“DC0→＃ ０”１１１により番地＃ ０へデ
ータコードDC0を格納し、“DT0→DE”１１２に
よりデータDT0をデータエリアDEへ格納のうえ、
“EM→＃ １”１１３によつてエンドマークEMを
番地＃ １へ格納し、かつ、有効マーク“AM→＃
ｒ”１１４により番地ｒへ格納する。
ヤートであり、コードエリアCEの番地“＃ ｒに
AMあり？”１０１をチエツクし、これがNOで
あれば“DC0→＃ ０”１１１により番地＃ ０へデ
ータコードDC0を格納し、“DT0→DE”１１２に
よりデータDT0をデータエリアDEへ格納のうえ、
“EM→＃ １”１１３によつてエンドマークEMを
番地＃ １へ格納し、かつ、有効マーク“AM→＃
ｒ”１１４により番地ｒへ格納する。
また、ステツプ１０１がNOのときは、“DCi→
EMの格納済番地”１２１によりｉ番目のデータ
コードDCiをエンドマークEMの格納されている
番地へ格納し、ｉ番目のデータDTiを“DTi→
DE”１２２により格納してから、エンドマーク
“EM→EMの格納済番地＋１”１２３によりステ
ツプ１２１の次位の番地へエンドマークEMを格
納する。
EMの格納済番地”１２１によりｉ番目のデータ
コードDCiをエンドマークEMの格納されている
番地へ格納し、ｉ番目のデータDTiを“DTi→
DE”１２２により格納してから、エンドマーク
“EM→EMの格納済番地＋１”１２３によりステ
ツプ１２１の次位の番地へエンドマークEMを格
納する。
第４図は、同様の読み出し操作を示すフローチ
ヤートであり、番地“＃ ｒにAMあり？”２０１
がYESであれば、番地“＃ ０からEMの直前の番
地までの内容有効”２１１と決定し、データエリ
ア“DEの対応するデータ読み出し”２１２を行
なう。
ヤートであり、番地“＃ ｒにAMあり？”２０１
がYESであれば、番地“＃ ０からEMの直前の番
地までの内容有効”２１１と決定し、データエリ
ア“DEの対応するデータ読み出し”２１２を行
なう。
これに対し、ステツプ２０１がNOのときは、
“内容無効”２２１と決定する。
“内容無効”２２１と決定する。
たゞし、第１図においては、データDT0〜DTo
のバイト数が多いため、コードエリアCEと別途
にデータエリアDEを設けたが、データDT0〜
DToのバイト数が少なければ、コードエリアCE
のみとし、データコードDC0〜DCoとしてデータ
DT0〜DToを格納してもよく、第１図の構成とす
る場合は、データコードDC0〜DCoへデータDT0
〜DToの格納番地コードを付加し、あるいは、
CPU１がデータコードDC0〜DCoに応じてデータ
DT0〜DToの格納番地を判断し、コードエリア
DEにおいて格納番地を順次に定めるものとして
もよく、第２図の構成も条件に応じた選定が任意
である等、種々の変形が自在である。
のバイト数が多いため、コードエリアCEと別途
にデータエリアDEを設けたが、データDT0〜
DToのバイト数が少なければ、コードエリアCE
のみとし、データコードDC0〜DCoとしてデータ
DT0〜DToを格納してもよく、第１図の構成とす
る場合は、データコードDC0〜DCoへデータDT0
〜DToの格納番地コードを付加し、あるいは、
CPU１がデータコードDC0〜DCoに応じてデータ
DT0〜DToの格納番地を判断し、コードエリア
DEにおいて格納番地を順次に定めるものとして
もよく、第２図の構成も条件に応じた選定が任意
である等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、EEPROM等の内容更新回数が制限されたメ
モリにおいて、各番地毎に均等な回数により内容
更新が行なわれ、特定番地へ内容更新の回数が集
中せず、メモリの全般的な寿命が延長されるもの
となり、かゝるメモリの内容格納方法として顕著
な効果が得られる。
ば、EEPROM等の内容更新回数が制限されたメ
モリにおいて、各番地毎に均等な回数により内容
更新が行なわれ、特定番地へ内容更新の回数が集
中せず、メモリの全般的な寿命が延長されるもの
となり、かゝるメモリの内容格納方法として顕著
な効果が得られる。
図は本発明の実施例を示し、第１図は
EEPROMに対するデータの格納状況を示す図、
第２図はEEPROMを用いる装置のブロツク図、
第３図はCPUによる格納状況のフローチヤート、
第４図は同様の読み出し状況を示すフローチヤー
トである。 １……CPU（プロセツサ）、４〜６……
EEPROM（メモリ）、CE……コードエリア、DE
……データエリア、RE……登録エリア、DC0〜
DCo……データコード、EM……エンドマーク、
AM……有効マーク、DT0〜DTo……データ。
EEPROMに対するデータの格納状況を示す図、
第２図はEEPROMを用いる装置のブロツク図、
第３図はCPUによる格納状況のフローチヤート、
第４図は同様の読み出し状況を示すフローチヤー
トである。 １……CPU（プロセツサ）、４〜６……
EEPROM（メモリ）、CE……コードエリア、DE
……データエリア、RE……登録エリア、DC0〜
DCo……データコード、EM……エンドマーク、
AM……有効マーク、DT0〜DTo……データ。
Claims (1)
- １ 内容の更新が可能であり、かつ、電源が切断
されても内容を保持すると共に、内容更新の回数
が制御されているメモリに対し、内容の格納を行
なう方法において、最初のデータ格納に際し前記
メモリの登録エリア中先頭番地へデータを格納す
ると共に次位の番地へエンドマークを格納しかつ
前記登録エリア以外の番地へ前記データが有効で
あることを示す有効マークを格納し、つぎのデー
タ格納時には前記エンドマークの格納された番地
へデータを格納すると共にこれの次位の番地へ前
記エンドマークを格納し、以降同様の格納操作を
前記登録エリアの最終番地まで必要に応じて反復
することを特徴としたメモリの内容格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276794A JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276794A JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61158090A JPS61158090A (ja) | 1986-07-17 |
| JPH0375959B2 true JPH0375959B2 (ja) | 1991-12-03 |
Family
ID=17574465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276794A Granted JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158090A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661131B2 (ja) * | 1988-04-28 | 1997-10-08 | ソニー株式会社 | 情報記憶読出方法とその装置 |
| JP3390482B2 (ja) * | 1992-06-12 | 2003-03-24 | 株式会社リコー | ファクシミリ装置 |
-
1984
- 1984-12-28 JP JP59276794A patent/JPS61158090A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61158090A (ja) | 1986-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496882B2 (en) | Method and system for virtual memory compression in an embedded system | |
| US6195107B1 (en) | Method and system for utilizing virtual memory in an embedded system | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPS61158090A (ja) | メモリの内容格納方法 | |
| JPH0311040B2 (ja) | ||
| JPS62111776A (ja) | プリンタの制御方法 | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| JPH0447349A (ja) | データ記憶装置 | |
| JPS55162130A (en) | Program control system of terminal equipment | |
| JP3190861B2 (ja) | 疑似ｎキーロールオーバキーボード入力装置と処理方法 | |
| JPS61150195A (ja) | メモリの内容格納方法 | |
| JPS6148174B2 (ja) | ||
| JPH03266141A (ja) | マイクロプロセッサシステム | |
| JPH05282133A (ja) | 演算方式 | |
| US10817288B2 (en) | Combined instruction for addition and checking of terminals | |
| JPH04302316A (ja) | メモリ管理装置 | |
| JPS60178570A (ja) | デ−タ受信器 | |
| KR830000696B1 (ko) | 데이타 처리 시스템 | |
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPS6346558A (ja) | スタンバイｒａｍ内多バイトデ−タの保護方式 | |
| JPH052669A (ja) | デイジタルカウンタ記憶方式 | |
| JPH0348954A (ja) | キー記憶制御方式 | |
| JPS6048534A (ja) | キ−入力装置 | |
| JPS61270182A (ja) | プリンタ | |
| JPH0357072A (ja) | 文書処理装置 |