JPH03110659A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分野） 本発明は、メインプロセッサのデータ処理の代行を実行
するためのサブプロセッサを有するデータ処理装置に関
する。

（従来の技術） 従来、例えばパーソナルコンピュータ等のデータ処理装
置では、ＣＲＴデイスプレィ装置、キーボード及びプリ
ンタ等の各柾入出力機器の接続または増設が容易に行な
うことができるように構成されている。プロセッサ（Ｃ
Ｐ　Ｕ）は、各種入出力機器との間のデータの入出力処
理（ＢＩＯＳプログラムの処理）を実行することになる
。このような方式では、ＣＰＵに対するデータ処理の負
担が大きくなり、高速な入出力機器が使用されても、デ
ータ処理はそれ程高速化しない問題がある。

このような問題点を解消するために、データの入出力処
理を本来のＣＰＵ　（メインプロセッサ）を代行するサ
ブプロセッサが実行するような方式がある。しかしなが
ら、このような方式の場合にはサブプロセッサによるデ
ータの入出力処理が固定的であり、メインプロセッサが
必要に応じて各種入出力機器との間のデータの入出力処
理を実行することができないことになる。

（発明が解決しようとする課題） 各種入出力機器との間のデータの入出力処理をメインプ
ロセッサのみで実行する方式では、データ処理の高速化
が困難である。また、入出力処理をサブプロセッサによ
り代行する方式では、メインプロセッサが必要に応じて
入出力処理を実行できないなど、既存の装置との互換性
を損なう欠点がある。

本発明の目的は、サブプロセッサを入出力処理を代行す
る方式において、必要に応じてメインプロセッサによる
入出力処理を可能にして、データ処理の高速化と共に既
存の装置との互換性を確保することができるデータ処理
装置を提供することにある。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、メインプロセッサが実行するデータ処理の代
行を実行するためのサブプロセッサを備えたデータ処理
装置において、メインプロセッサの指示に応じて、メイ
ンプロセッサとデータ入出力手段との接続、サブプロセ
ッサとデータ入出力手段との接続またはメインプロセッ
サとサブプロセッサとの接続の切換え動作を実行するた
めの切換え手段を備えた装置である。

このような構成により、通常ではデータの入出力処理を
サブプロセッサにより代行し、必要に応じてメインプロ
セッサによるデータの入出力処理を行なうことが可能と
なる。

（実施例） 以下図面を参照して本発明の詳細な説明する。

第１図は同実施例に係わる例えばパーソナルコンビニー
タ等のデータ処理装置の構成を示すブロック図である。

メインプロセッサ１０はメモリＩＩに格納された各種プ
ログラムに基づいて、各種データ処理を実行する中央処
理回路である。メモリｔｉはＲＡＭであるメインメモリ
、各種プログラムを格納したＲＯＭ及び各種レジスタ等
からなる。

同実施例の装置では、各種入出力機器とのインターフェ
ースを構成するＩ１０ユニット（回路基板）　１３がシ
ステムバス１２に接続される。Ｉ１０ユニット１３は、
各種入出力機器に接続されるＩ１０回路１４、メインプ
ロセッサｌＯの代わりに入出力処理を代行するためのサ
ブプロセッサ１５及び切換え回路１Ｂを有する。この切
換え回路１６は、メインプロセッサｌＯからの指示に応
じて、メインプロセッサ１０．１１０回路１４及びサブ
プロセッサ１５のそれぞれの接続を切換える動作を行な
う回路である。

次に、同実施例の動作を説明する。

先ず、第２図のステップ８１．Ｓ２に示すように、メイ
ンプロセッサｌＯがＩ１０回路１４に対してアクセスを
行なう場合には、メインプロセッサ１０からの指示に応
じて、切換え回路１ＢはメインプロセッサｌＯとＩ１０
回路１４との間を接続し通信可能な状態にする。これに
より、メインプロセッサｌＯはＩ１０回路１４を通じて
、各種入出力機器との間でデータの入出力処理を実行す
る（ステップＳ３）。

次に、メインプロセッサｌＯからサブプロセッサ１５に
よる代行処理が指示された場合には、切換え回路ＩＢは
サブプロセッサ１５とｒ　ｉｏｒＭ路１４との間を接続
し通信可能な状態にする（ステップＳ５゜Ｓ６）。この
場合、サブプロセッサ１５は切換え回路ＩＢを通じて、
メインプロセッサ１０から代行処理の指示が与えられる
（ステップＳ７）。これにより、サブプロセッサ１５は
、メインプロセッサｌＯに代わり、Ｉ１０回路１４を通
じて各種入出力機器との間でデータの入出力処理を実行
する（ステップ８８）。

ここで、メインプロセッサ１０からの指示に応じて、切
換え回路１６はサブプロセッサ１５とメインプロセッサ
ＩＯとの間を接続し通信可能な状態にする（ステップＳ
５．５９）。これにより、例えばサブプロセッサ１５が
必要に応じて、データの入出力処理における結果等をメ
インプロセッサｌＯに転送するなど、メインプロセッサ
１０とサブプロセッサ１５との間でデータ交換がなされ
ることになる（ステップ５１０）。

このようにして、サブプロセッサ１５により、各種入出
力機器とのデータの入出力処理がメインプロセッサｌＯ
に代わって実行される。したがって、メインプロセッサ
ｌＯに対するデータの入出力処理に関する負担を無くシ
、メインプロセッサ１ｏのデータ処理の効率を高めるこ
とができる。また、必要に応じて、メインプロセッサｌ
Ｏは直接にＩ１０回路Ｉ４をアクセスし、データの入出
力処理を実行することができる。これにより、サブプロ
セッサ１５による代行機能を備えていない既存の装置の
場合でも、メインプロセッサｌＯによるデータの入出力
処理が可能となるため、互換性を損なうことはない。

なお、Ｉ１０ユニット１３は、コンピュータ本体に対し
て取り付け、取り外し自在のオプションカードとして構
成されている場合でもよい。

［発明の効果］ 以上詳述したように本発明によれば、サブプロセッサに
よるデータの入出力処理をメインプロセッサに代わって
実行できることにより、メインプロセッサのデータ処理
負担を軽減し、処理効率を向上することができる。これ
により、結果的にメインプロセッサによるデータ処理の
高速化を図ることが可能となる。

さらに、必要に応じてメインプロセッサによるデータの
入出力処理を可能にできるため、サブプロセッサによる
代行機能を備えていない既存の装置との互換性を確保す
ることができるものである。

【図面の簡単な説明】

第１図は本発明の実施例に係わるデータ処理装置の構成
を示すブロック図、第２図は同実施例の動作を説明する
ためのフローチャートである。 ｌＯ・・・メインプロセッサ、ｌｌ・・・メモリ、１４
・・・１１０回路、１５・・・サブプロセッサ、１６・
・・切換え回路。

Claims (1)

1. 【特許請求の範囲】 データ処理システムの中央処理装置を構成するメインプ
   ロセッサと、 前記データ処理システムのデータ入出力動作を行なうた
   めのデータ入出力手段と、 前記メインプロセッサが実行するデータ処理の代行を実
   行するためのサブプロセッサと、前記メインプロセッサ
   、前記データ入出力手段及び前記サブプロセッサのそれ
   ぞれの間のインターフェースを構成し、前記メインプロ
   セッサの指示に応じて前記メインプロセッサと前記デー
   タ入出力手段との接続、前記サブプロセッサと前記デー
   タ入出力手段との接続または前記メインプロセッサと前
   記サブプロセッサとの接続の切換え動作を実行するため
   の切換え手段とを具備したことを特徴とするデータ処理
   装置。