JPH03112159A - Ｍｍｉｃ装置の特性調整方法 - Google Patents
Ｍｍｉｃ装置の特性調整方法Info
- Publication number
- JPH03112159A JPH03112159A JP25107889A JP25107889A JPH03112159A JP H03112159 A JPH03112159 A JP H03112159A JP 25107889 A JP25107889 A JP 25107889A JP 25107889 A JP25107889 A JP 25107889A JP H03112159 A JPH03112159 A JP H03112159A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mmic
- conductive thin
- wafer
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロ波システムの構築に用いるモノリ
シックφマイクロ波集積回路 （Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔ
ｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ ：ＭＭＩＣ）装置
の特性調整方法に関するものである。
シックφマイクロ波集積回路 （Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔ
ｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ ：ＭＭＩＣ）装置
の特性調整方法に関するものである。
ＭＭＩＣ装置は、トランジスタ（ＦＥＴ）やダイオード
などの能動素子と、キャパシタ、レジスタ、インダクタ
およびストリップラインなどからなるインピーダンス整
合回路とを、同一の半導体基板上に形成したもので、マ
イクロ波システムを小型かつ安価にし、その信頼性を高
める唯一の手段として期待されていた。
などの能動素子と、キャパシタ、レジスタ、インダクタ
およびストリップラインなどからなるインピーダンス整
合回路とを、同一の半導体基板上に形成したもので、マ
イクロ波システムを小型かつ安価にし、その信頼性を高
める唯一の手段として期待されていた。
しかし、特性のばらつきが大きいことが原因となり、Ｍ
ＭＩＣ装置の開発は本格的な進展をみていない。
ＭＩＣ装置の開発は本格的な進展をみていない。
一般に、ＧａＡｓＦＥＴやＧａ Ａｓダイオードといっ
た、ディスクリートなマイクロ波デバイスにおいても、
ウェハにより、また同一ウェハより得られたデバイスで
あっても特性にばらつきがあり、必ずしもマイクロ波シ
ステムで要求される許８値に納まらない。このため、最
終的に高周波特性を観察しつつ、１個１個のデバイスに
対して手調整を施して、増幅器などとして完成させるこ
とが行なわれている。
た、ディスクリートなマイクロ波デバイスにおいても、
ウェハにより、また同一ウェハより得られたデバイスで
あっても特性にばらつきがあり、必ずしもマイクロ波シ
ステムで要求される許８値に納まらない。このため、最
終的に高周波特性を観察しつつ、１個１個のデバイスに
対して手調整を施して、増幅器などとして完成させるこ
とが行なわれている。
ところが、ＭＭＩＣ装置においては、このような手調整
が行なえないことから、ウェハごとの厚みのばらつきや
、ＦＥＴの特性のバラツキなどに起因して特性値が設計
値からずれることに対し、その特性がほぼ設計値に至る
まで、新たにウェハプロセスを行なうしか方法がなく、
このため製造歩留りが極めて低（また開発時間がかかる
為、これがＭＭＩＣ開発進歩を阻んでいた。
が行なえないことから、ウェハごとの厚みのばらつきや
、ＦＥＴの特性のバラツキなどに起因して特性値が設計
値からずれることに対し、その特性がほぼ設計値に至る
まで、新たにウェハプロセスを行なうしか方法がなく、
このため製造歩留りが極めて低（また開発時間がかかる
為、これがＭＭＩＣ開発進歩を阻んでいた。
この発明は、ウェハプロセス終了後、高周波特性の測定
を行ない、その結果と所望の設計値とのずれに応じて、
インピーダンス整合回路を構成する導電性薄膜に対し、
当該導電性薄膜の一部を除去したり、または新たな導電
性薄膜を付加する加工を施すものである。除去は、イオ
ンミリングなどにより、また付加は蒸着やメツキ等によ
り行なつＯ 〔作用〕 導電性薄膜の除去あるいは付加により、インピーダンス
整合回路の定数が変化する。予め設計値からの特性のず
れに応じ、それを補正するために除去もしくは付加すべ
き薄膜の寸法を求め、除去もしくは付加量を制御するこ
とにより、特性は自動的に許容値に納まる。
を行ない、その結果と所望の設計値とのずれに応じて、
インピーダンス整合回路を構成する導電性薄膜に対し、
当該導電性薄膜の一部を除去したり、または新たな導電
性薄膜を付加する加工を施すものである。除去は、イオ
ンミリングなどにより、また付加は蒸着やメツキ等によ
り行なつＯ 〔作用〕 導電性薄膜の除去あるいは付加により、インピーダンス
整合回路の定数が変化する。予め設計値からの特性のず
れに応じ、それを補正するために除去もしくは付加すべ
き薄膜の寸法を求め、除去もしくは付加量を制御するこ
とにより、特性は自動的に許容値に納まる。
以下、添付図面の第１図ないし第４図を参照してこの発
明の一実施例を説明する。なお、図面の説明において、
同一の要素には同一の符号を付し、重複する説明を省略
する。
明の一実施例を説明する。なお、図面の説明において、
同一の要素には同一の符号を付し、重複する説明を省略
する。
第１図（ａ）は、ウェハプロセスが終了したＭＭＩＣ装
置を示す斜視図である。ＭＭＩＣ装置は、半導体基板１
の上に回路パターンが形成された構成ををする。図には
１チップ分のみ示しているが、実際はこのようなチップ
が多数集合している。
置を示す斜視図である。ＭＭＩＣ装置は、半導体基板１
の上に回路パターンが形成された構成ををする。図には
１チップ分のみ示しているが、実際はこのようなチップ
が多数集合している。
これを、ウェハ状態（オン・ウェハ）のまま、Ｓパラメ
ータ測定器を用いて測定を行ない、設計値との比較検討
を行なう。設計値との間に相違がある場合、シミュレー
ションにより、それを補正するためインピーダンス整合
回路を構成する金（Ａｕ ）薄膜２に施すべき除去また
は付加の別と、その量を求める。
ータ測定器を用いて測定を行ない、設計値との比較検討
を行なう。設計値との間に相違がある場合、シミュレー
ションにより、それを補正するためインピーダンス整合
回路を構成する金（Ａｕ ）薄膜２に施すべき除去また
は付加の別と、その量を求める。
この結果に基き、除去または付加を行なう。除去は、第
２図に示すように、除去したい部分に窓あけしたレジス
トパターン３を形成し、これをマスクとしてイオンミリ
ングを施すことにより行なう。付加は、第３図に示すよ
うに、同じく付加したい部分に窓あけしたレジストパタ
ーン４を、形成し、これをマスクとして金を蒸着するこ
とにより行なう。これにより、第１図（ｂ）に示すよう
に、もとの整合回路を構成する金薄膜２の一部２Ａが除
去され、あるいは新たな金薄膜２Ｂが付加される。
２図に示すように、除去したい部分に窓あけしたレジス
トパターン３を形成し、これをマスクとしてイオンミリ
ングを施すことにより行なう。付加は、第３図に示すよ
うに、同じく付加したい部分に窓あけしたレジストパタ
ーン４を、形成し、これをマスクとして金を蒸着するこ
とにより行なう。これにより、第１図（ｂ）に示すよう
に、もとの整合回路を構成する金薄膜２の一部２Ａが除
去され、あるいは新たな金薄膜２Ｂが付加される。
ここで、レジストパターン３，４の窓あけは、全面にフ
ォトレジスト膜を塗布した後、金薄膜２を除去あるいは
付加する部分の幅（Ｘ方向寸法）Ｗｌ、Ｗ２に合せた幅
を有する矩形の窓を備えた露光用マスク（図示せず）を
用い、フォトリソグラフィおよびエツチングにより行な
うが、その際、除去もしくは付加する部分の長手方向（
ｙ方向）寸法ＬＬ、Ｌ２が、所望の補正量になるよう、
露光用マスクとウェハとの位置合せを行なう。この目的
のため、本実施例では第４図に示すように、ウェハおよ
びマスクにそれぞれしく歯状の目盛を設けておく、ウェ
ハ側の目盛５Ａに対し、マスク側の目盛５Ｂはその数が
１本生なくなっており、これらはバーニア（副尺）を形
成する。このバーニア５は、くし歯状の目盛がｙ方向に
整列するように形成されており、はじめに図示のように
中心を合わせた後、ｙ方向に所望量ずらすことにより、
除去もしくは付加したい部分の金薄膜２とマスクの窓と
のｙ方向の重なり寸法、したがって除去付加部分の寸法
Ｌｌ、Ｌ２を精度良く制御することができる。バーニア
５を構成する目盛は、０．５〜１．０μｍ程度のピッチ
で１０本程度設けておけば、容易に０．５μｍ程度の精
度の調整が行なえる。実際に必要となる補正量は通常数
μｍのオ−ダーであるから、この精度は十分な値である
。
ォトレジスト膜を塗布した後、金薄膜２を除去あるいは
付加する部分の幅（Ｘ方向寸法）Ｗｌ、Ｗ２に合せた幅
を有する矩形の窓を備えた露光用マスク（図示せず）を
用い、フォトリソグラフィおよびエツチングにより行な
うが、その際、除去もしくは付加する部分の長手方向（
ｙ方向）寸法ＬＬ、Ｌ２が、所望の補正量になるよう、
露光用マスクとウェハとの位置合せを行なう。この目的
のため、本実施例では第４図に示すように、ウェハおよ
びマスクにそれぞれしく歯状の目盛を設けておく、ウェ
ハ側の目盛５Ａに対し、マスク側の目盛５Ｂはその数が
１本生なくなっており、これらはバーニア（副尺）を形
成する。このバーニア５は、くし歯状の目盛がｙ方向に
整列するように形成されており、はじめに図示のように
中心を合わせた後、ｙ方向に所望量ずらすことにより、
除去もしくは付加したい部分の金薄膜２とマスクの窓と
のｙ方向の重なり寸法、したがって除去付加部分の寸法
Ｌｌ、Ｌ２を精度良く制御することができる。バーニア
５を構成する目盛は、０．５〜１．０μｍ程度のピッチ
で１０本程度設けておけば、容易に０．５μｍ程度の精
度の調整が行なえる。実際に必要となる補正量は通常数
μｍのオ−ダーであるから、この精度は十分な値である
。
なお、金薄膜２を選択的に除去し、あるいはこれに新た
な薄膜を除去する方法は上述した方法に限定されるもで
はなく、例えば付加する方法としてメツキ法を用いても
よい。また、インピーダンス整合回路を構成する薄膜お
よびこれに付加する薄膜は金に限定されるものではなく
、例えば銅（Ｃｕ ）などの他の導電材を用いてもよい
。
な薄膜を除去する方法は上述した方法に限定されるもで
はなく、例えば付加する方法としてメツキ法を用いても
よい。また、インピーダンス整合回路を構成する薄膜お
よびこれに付加する薄膜は金に限定されるものではなく
、例えば銅（Ｃｕ ）などの他の導電材を用いてもよい
。
以上のようにこの発明は、ウェハプロセス終了後、高周
波特性を測定し、その結果に応じて、インピーダンス整
合回路を構成する導電性薄膜に対し、除去あるいは付加
の加工を施すことにより、ウェハプロセスに帰還する特
性値のずれを補正して設計値に合せることができるため
、ＭＭＩＣ装置の製造時間および費用を削減し、その本
格的な開発を促進する効果を有する。
波特性を測定し、その結果に応じて、インピーダンス整
合回路を構成する導電性薄膜に対し、除去あるいは付加
の加工を施すことにより、ウェハプロセスに帰還する特
性値のずれを補正して設計値に合せることができるため
、ＭＭＩＣ装置の製造時間および費用を削減し、その本
格的な開発を促進する効果を有する。
第１図はこの発明の一実施例を示すＭＭＩＣ装置の調整
前後の斜視図、第２図および第３図はそれぞれ導電性薄
膜の除去および付加方法を示す断面図、第４図は位置合
せに用いるバーニアを示す平面図である。 １・・・半導体基板、２・・・金薄膜、２Ａ・・・除去
部、２Ｂ・・・付加部、５・・・バーニア。
前後の斜視図、第２図および第３図はそれぞれ導電性薄
膜の除去および付加方法を示す断面図、第４図は位置合
せに用いるバーニアを示す平面図である。 １・・・半導体基板、２・・・金薄膜、２Ａ・・・除去
部、２Ｂ・・・付加部、５・・・バーニア。
Claims (1)
- 同一半導体基板上に、能動素子とインピーダンス整合
回路とが形成されるモノリシック・マイクロ波集積回路
（ＭＭＩＣ）装置において、ウエハプロセス終了後、高
周波特性の測定を行ない、その結果と設計値とのずれに
応じて、上記インピーダンス整合回路を構成する導電性
薄膜に対し、当該導電性薄膜の一部を適当量除去しまた
は適当量の新たな導電性薄膜を付加する加工を施すこと
によるＭＭＩＣ装置の特性調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25107889A JPH03112159A (ja) | 1989-09-27 | 1989-09-27 | Ｍｍｉｃ装置の特性調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25107889A JPH03112159A (ja) | 1989-09-27 | 1989-09-27 | Ｍｍｉｃ装置の特性調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03112159A true JPH03112159A (ja) | 1991-05-13 |
Family
ID=17217309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25107889A Pending JPH03112159A (ja) | 1989-09-27 | 1989-09-27 | Ｍｍｉｃ装置の特性調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03112159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060951A (en) * | 1998-06-02 | 2000-05-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2005223929A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 携帯無線端末機のアンテナ装置 |
| JP2015018938A (ja) * | 2013-07-11 | 2015-01-29 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子機器、および移動体 |
-
1989
- 1989-09-27 JP JP25107889A patent/JPH03112159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060951A (en) * | 1998-06-02 | 2000-05-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2005223929A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 携帯無線端末機のアンテナ装置 |
| JP2015018938A (ja) * | 2013-07-11 | 2015-01-29 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子機器、および移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566232B1 (en) | Method of fabricating semiconductor device | |
| US4466181A (en) | Method for mounting conjoined devices | |
| JP2823004B2 (ja) | 誘電体絶縁膜を備えた結合素子 | |
| JPH0213949B2 (ja) | ||
| US3615949A (en) | Crossover for large scale arrays | |
| JP2002299443A (ja) | 半導体装置及びその製造方法 | |
| JP3611728B2 (ja) | ミリ波用ミキサ回路基板 | |
| JPS61242044A (ja) | 半導体装置の製造方法 | |
| JPS594057A (ja) | コンタクトホ−ル形成方法 | |
| JP2011077423A (ja) | 半導体集積回路および集積回路製造方法および集積回路設計方法 | |
| US4902646A (en) | MESFET process employing dummy electrodes and resist reflow | |
| JPH0217644A (ja) | 集積回路 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JP3237904B2 (ja) | セラミック多層基板の製造方法 | |
| JPS5928990B2 (ja) | 半導体装置 | |
| JPS61219158A (ja) | 半導体装置の製造方法 | |
| US20020192864A1 (en) | Method of manufacturing integrated circuits | |
| JPH047845A (ja) | 半導体装置の製造方法 | |
| JP3191352B2 (ja) | 高周波集積回路装置 | |
| JPS6081750A (ja) | アパ−チヤ絞りとその製造方法 | |
| JPH1056132A (ja) | モノリシックマイクロ波集積回路用半導体基板およびモノリシックマイクロ波集積回路の製造方法 | |
| JPH04263446A (ja) | Ｔａｂ用テープキャリア | |
| JPS63310154A (ja) | マイクロ波モノリシツク集積回路の製造方法 | |
| JPS599954A (ja) | 膜素子のトリミング方法 | |
| JP2699924B2 (ja) | セラミック基板及びその製造方法 |