JPS599954A - 膜素子のトリミング方法 - Google Patents
膜素子のトリミング方法Info
- Publication number
- JPS599954A JPS599954A JP57118534A JP11853482A JPS599954A JP S599954 A JPS599954 A JP S599954A JP 57118534 A JP57118534 A JP 57118534A JP 11853482 A JP11853482 A JP 11853482A JP S599954 A JPS599954 A JP S599954A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- cut
- characteristic
- membrane
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は２種類以上の膜素子を有する膜混成集積回路に
おける膜素子のトリミング方法に関する。
おける膜素子のトリミング方法に関する。
膜混成集積回路における膜抵抗、膜コンデンサ等の膜素
子は、絶縁基板上に印刷、蒸着、スパッタリング等によ
り形成されるが、一般にその精度は悪く、トリミングに
よシ所定の１＠にするのが一般的である。これは通常、
膜抵抗の抵抗値のトリミングを行い、次に膜コンデンサ
の容量値のトリミングを行うというように、１種類の膜
素子ごとにトリミングを行う。
子は、絶縁基板上に印刷、蒸着、スパッタリング等によ
り形成されるが、一般にその精度は悪く、トリミングに
よシ所定の１＠にするのが一般的である。これは通常、
膜抵抗の抵抗値のトリミングを行い、次に膜コンデンサ
の容量値のトリミングを行うというように、１種類の膜
素子ごとにトリミングを行う。
そしてその後、チップ部品およびリードフレームを取シ
付けて膜混成集積回路を完成する。以上の工程をフロー
チャートによシ示すと第１図のようになる。
付けて膜混成集積回路を完成する。以上の工程をフロー
チャートによシ示すと第１図のようになる。
ところが上記のように各素子ごとにトリミンクを行って
も個々の素子の精度を無限に上げることはできず、した
がって膜混成集積回路の総合特性１ｄ各々の膜素子のば
らつきを加えた分だけばらつき、総会特性を一定に保つ
ことは難しい。
も個々の素子の精度を無限に上げることはできず、した
がって膜混成集積回路の総合特性１ｄ各々の膜素子のば
らつきを加えた分だけばらつき、総会特性を一定に保つ
ことは難しい。
このような欠点をなくすため、膜ｍ成年積回路を組み立
てた後、回路を動作させながら膜素子をトリミングして
回路の総会特性を調整する機能トリミングがある・ 第２図は機能トリミングを行う＃混成集積回路のプロセ
スフローチャートの１例を示すものである◎この機能ト
リミンクは膜素子のばらつきだけでなく、塔載するトラ
ンジスタ、コンデンサ等のチップ部品のばらつきをも吸
収できるすぐれたトリミング方法であるが、トリミング
を失販した場会に配線基板だけでなく、塔載したチップ
部品までも廃棄するしかなく、損害が大きくなる。
てた後、回路を動作させながら膜素子をトリミングして
回路の総会特性を調整する機能トリミングがある・ 第２図は機能トリミングを行う＃混成集積回路のプロセ
スフローチャートの１例を示すものである◎この機能ト
リミンクは膜素子のばらつきだけでなく、塔載するトラ
ンジスタ、コンデンサ等のチップ部品のばらつきをも吸
収できるすぐれたトリミング方法であるが、トリミング
を失販した場会に配線基板だけでなく、塔載したチップ
部品までも廃棄するしかなく、損害が大きくなる。
また、チップ部品や端子リードを取付けた状態でトリミ
ングするため、トリミング装置における基板保持の構造
が複雑になるという欠点があり、特に配線基板の両面に
チップ部品を取付ける混成集積回路では基板保持がいっ
そう難しくなる。
ングするため、トリミング装置における基板保持の構造
が複雑になるという欠点があり、特に配線基板の両面に
チップ部品を取付ける混成集積回路では基板保持がいっ
そう難しくなる。
本発明の目的は、上記のような従来の機能トリミングの
欠点をなくシ、シかも回路の総は特性を調整できる膜素
子のトリミング方法を提供することにある。
欠点をなくシ、シかも回路の総は特性を調整できる膜素
子のトリミング方法を提供することにある。
本発明は膜混成集積回路の製造工程中、チップ部品を取
付ける前の工程において、２種類以上の膜素子に係わる
特性を測定しなから膜素子をトリミングし、回路の総合
特性を調整するものである。
付ける前の工程において、２種類以上の膜素子に係わる
特性を測定しなから膜素子をトリミングし、回路の総合
特性を調整するものである。
より説明する。
第３図は負帰還増幅回路のブロック図であり、増幅度Ｇ
の増幅部の入出力を０１．Ｒ１で接続し、負帰還をかけ
ている。
の増幅部の入出力を０１．Ｒ１で接続し、負帰還をかけ
ている。
ここで増幅部は実際にはトランジスタ・抵抗・およびコ
ンデンサにより構成されているものとする。この回路は
ハイカットの特性をもち、そのカットオフ周波数、ｆ
ｃは増幅度Ｇが大きい場合には、ｆｃ＝ｌ／２冗Ｃ１Ｒ
・１で与えられる。
ンデンサにより構成されているものとする。この回路は
ハイカットの特性をもち、そのカットオフ周波数、ｆ
ｃは増幅度Ｇが大きい場合には、ｆｃ＝ｌ／２冗Ｃ１Ｒ
・１で与えられる。
したがってこの回路ではＣ１を調整することにより、ｆ
ｃを所定の値にすることができる。
ｃを所定の値にすることができる。
第４図は第３図の回路の厚膜混成集積回路の平面図であ
シ、１はセラミック基板、２は導体パターン、３は抵抗
パターンである。
シ、１はセラミック基板、２は導体パターン、３は抵抗
パターンである。
Ｃ１は平行導体パターン間の浮遊容量を利用し、導体パ
ターン２１をサンドブラストで削ることにより容量を調
整できるようにしである。
ターン２１をサンドブラストで削ることにより容量を調
整できるようにしである。
また、増幅部Ｇのｂ部は図示してないが、導体パターン
２、抵抗パターン３のほかにチップ型トランジスタ、チ
ップコンデンサ等の外付部品を含んでいる。
２、抵抗パターン３のほかにチップ型トランジスタ、チ
ップコンデンサ等の外付部品を含んでいる。
第５図は第４図の厚膜混成集積回路を本発明により、製
造する揚げのプロセスフローチャートであシ、■程１２
け従来の工程と同様であるが、工程乙において、端子Ｔ
１％Ｔ２に増ｌｌ＠度の大きいダミーの増幅器を接続し
、従来の機能トリミングと同様の方法で回路のカットオ
フ周波数ｆｃ−と調整するように０１をトリミングする
。
造する揚げのプロセスフローチャートであシ、■程１２
け従来の工程と同様であるが、工程乙において、端子Ｔ
１％Ｔ２に増ｌｌ＠度の大きいダミーの増幅器を接続し
、従来の機能トリミングと同様の方法で回路のカットオ
フ周波数ｆｃ−と調整するように０１をトリミングする
。
工程４では上記のダミーの増幅器をはずし、チップ型ト
ランジスタ、チップコンデンサ等の外信部品および端子
リードを取付け、厚膜混成集積回路を完、成する・ この場ば、完成後の増幅器部分は厚膜抵抗、チップ型ト
ランジスタ、チップコンデンサで構成されており、工程
６でｆｃを調整したときのダミー増幅器とは異なるが、
前述のようにｆｃはＲ１と０１のみによυ決定されるの
で、増幅器の違いによ＃）ｆｃが変化することば々い。
ランジスタ、チップコンデンサ等の外信部品および端子
リードを取付け、厚膜混成集積回路を完、成する・ この場ば、完成後の増幅器部分は厚膜抵抗、チップ型ト
ランジスタ、チップコンデンサで構成されており、工程
６でｆｃを調整したときのダミー増幅器とは異なるが、
前述のようにｆｃはＲ１と０１のみによυ決定されるの
で、増幅器の違いによ＃）ｆｃが変化することば々い。
以上のように本実施例によれば、厚膜抵抗Ｒ１と厚膜コ
ンデンサＣ１に係わるカットオフ周波数ｆｃを調整する
ように０１をトリミングするので、調整を失敗した場合
でも、厚膜配線基板のみを廃棄すれば良く、損害が少な
い。
ンデンサＣ１に係わるカットオフ周波数ｆｃを調整する
ように０１をトリミングするので、調整を失敗した場合
でも、厚膜配線基板のみを廃棄すれば良く、損害が少な
い。
また、Ｃ１のトリミングのときにはチップ部品や端子リ
ードが付いていないので、トリミング装置の基板保持の
構造が簡単になるという効果がある。
ードが付いていないので、トリミング装置の基板保持の
構造が簡単になるという効果がある。
本発明によれば総ば特性を調整するように膜素子をトリ
ミングするので、個々の膜素子のトリミング精度は従来
と同程度でも総会特性の調整精度を上げることができる
。
ミングするので、個々の膜素子のトリミング精度は従来
と同程度でも総会特性の調整精度を上げることができる
。
また調整時の混成集積回路にはチップ部品は付いていな
いので、トリミング装置の基板保持の構造が簡単になり
、しかもトリミングを失敗した場ばても損害が少ないと
いう効果がある。
いので、トリミング装置の基板保持の構造が簡単になり
、しかもトリミングを失敗した場ばても損害が少ないと
いう効果がある。
【図面の簡単な説明】
第１図、第２図は従来技術による混成集積回路の製造工
程を示すフローチャート図、第６図は本発明の一実施例
の負帰還増幅回路の回路図第４図は第６図の回路の厚膜
混成集積回路の平面図、第５図は同じく本発明の混成集
積回路の製造工程を示すフローチャート図である。 １・・・・・・セラミック基鈑 ２・・・・・・導体パターン ３・・・・・・抵抗パターン 代理人弁理士 薄 １）１利ｔ′千シ 、、、、、：：ｃ。 す１図 ”７ｊ−２図才３図 Ｃ；
程を示すフローチャート図、第６図は本発明の一実施例
の負帰還増幅回路の回路図第４図は第６図の回路の厚膜
混成集積回路の平面図、第５図は同じく本発明の混成集
積回路の製造工程を示すフローチャート図である。 １・・・・・・セラミック基鈑 ２・・・・・・導体パターン ３・・・・・・抵抗パターン 代理人弁理士 薄 １）１利ｔ′千シ 、、、、、：：ｃ。 す１図 ”７ｊ−２図才３図 Ｃ；
Claims (1)
- 絶縁基板上に印刷、蒸着、スパッタリング等によシ膜抵
抗、膜コンデンサ等の膜素子を形成して成る配線基板、
あるいは上記配線基板にトランジスタ、コンデンサ等の
チップ部品を取付けて成る膜混成集積回路において、チ
ップ部品等の外付部品を取付けない状態で、上記膜素子
のうち２種類以上の膜素子に係わる特性を調整すること
を特徴とする膜素子のトリミング方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118534A JPS599954A (ja) | 1982-07-09 | 1982-07-09 | 膜素子のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118534A JPS599954A (ja) | 1982-07-09 | 1982-07-09 | 膜素子のトリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599954A true JPS599954A (ja) | 1984-01-19 |
Family
ID=14738969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118534A Pending JPS599954A (ja) | 1982-07-09 | 1982-07-09 | 膜素子のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322725U (ja) * | 1986-07-30 | 1988-02-15 |
-
1982
- 1982-07-09 JP JP57118534A patent/JPS599954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322725U (ja) * | 1986-07-30 | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS599954A (ja) | 膜素子のトリミング方法 | |
| JPH02132876A (ja) | 混成集積回路装置の製造方法 | |
| JP3339433B2 (ja) | 加速度センサモジュールおよびこのモジュールを用いた加速度検出装置の製造方法 | |
| JP2881457B2 (ja) | 増幅回路 | |
| JPH05235279A (ja) | 半導体集積回路装置 | |
| JPH03112159A (ja) | Ｍｍｉｃ装置の特性調整方法 | |
| JPS63219105A (ja) | 印刷抵抗体の抵抗値調整方法 | |
| JPS6223137Y2 (ja) | ||
| JPH0218603B2 (ja) | ||
| JPH02148801A (ja) | 膜状抵抗体及びそのトリミング方法 | |
| JPS6122601A (ja) | チツプ抵抗器 | |
| JPS63120481A (ja) | 薄膜ハイブリツドｉｃ | |
| JPS5956701A (ja) | チツプ抵抗 | |
| JPS60194557A (ja) | 混成集積回路 | |
| JPH03257986A (ja) | 電子回路装置 | |
| JPS5933801A (ja) | 薄膜抵抗器 | |
| JP2026009562A (ja) | 電流検出装置 | |
| JPH0786612A (ja) | モノリシック半導体デバイス | |
| JPH061873B2 (ja) | 差動増幅回路の増幅率調整方法 | |
| JPH10173344A (ja) | 多層回路基板 | |
| JPH0531305B2 (ja) | ||
| JPH05267947A (ja) | マイクロ波集積回路のバイアス回路 | |
| JPS595979Y2 (ja) | マイクロ波装置用パツケ−ジ | |
| JP3087296B2 (ja) | マイクロ波半導体装置 | |
| JPH04293291A (ja) | セミカスタム混成集積回路及びその製造方法 |