JPH0311394A - パーソナルコンピュータの同期合わせ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、外部同期信号の人力に応答してこの外部同期
信号と非同期の関係にある原発振クロックのエツジに同
期したパソコン映像信号用のシステムクロックを生成出
力するカウンタを備えたパーソナルコンピュータの同期
合わせ回路であって、詳しくはそのパソコン映像信号に
基づくパソコン映像をテレビジョン受像機の画面上にお
いてテレビ映像と共にスーパーインポーズする場合に、
そのシステムクロックを用いてパソコン映像信号をテレ
ビ映像信号に対して同期合わせすることに関する。

（従来の技術） 第３図に示すように、パーソナルコンピュータＰＣから
のパソコン映像信号に基づくパソコン映像をテレビジョ
ン受像機ＴＶの画面上にテレビ映像と共にスーパーイン
ポーズ表示するにあたって、パーソナルコンピュータＰ
Ｃとテレビジョン受像機ＴＶとの同期合わせを行うこと
が必要であるが、その同期合わせのために当該テレビジ
ョン受像機ＴＶからの水平同期パルスを利用して行うも
のがある。

その同期合わせについて第４図に示される従来例の同期
合わせ回路およびその同期合わせの説明のためのタイミ
ングチャートである第５図を参照して説明すると、まず
第５図（ａ）に示すようにテレビジョン受像機ＴＶの映
像信号に含まれる水平同期パルスはパーソナルコンピュ
ータＰＣに与えられるが、その水平同期パルスの周期は
約６４μｓであるため、パーソナルコンピュータＰＣ側
の水平同期パルスの周期は第５図（ｂ）に示すようにこ
の６４μｓよりも短い約５９μｓに設定される。

そして第５図（Ｃ）に示すように同周期の差に対応した
時間幅、つまり約５μｓの間だけローレベルになる外部
同期信号が生成され、この外部同期信号がカウンタＣＴ
のクリア端子ＯＬに与えられる一方、第５図（ｄ）の原
発振クロックがそのクロック端子ＣＫに与えられる。

そうすると、外部同期信号の立ち上がり時刻ｔ１からパ
ーソナルコンピュータＰＣ内の原発振クロックがつぎに
立ち上がる時刻ｔ２のタイミングでもってこのカウンタ
ＣＴからは第５図（ｅ）のシステムクロックが生成出力
され、このシステムクロックに同期させてパーソナルコ
ンピュータＰＣがパソコン映像信号をテレビジョン受像
機ＴＶに送り出すことで同期合わせを行っていた。

つまり、パソコン映像信号はテレビジョン受像機ＴＶの
水平同期パルスの立ち上がり時刻１１から少し遅れた時
刻ｔ２で立ち上がるシステムクロックに基づいてテレビ
ジョン受像機ＴＶ側に送り出されることで同期合わせさ
れている。

（発明が解決しようとする課題） ところが、外部同期信号と原発振クロックとは非同期で
あるから、原発振クロックが立ち上がる時刻ｔｏとシス
テムクロックが立ち上がる時刻ｔ２との間が外部同期信
号が原発振クロックに対して変動する分となり、そのた
め、１原発振クロック分内でシステムクロックの立ち上
がりタイミングが変動することになる。このような変動
はパソコン映像信号の水平同期合わせに大きく影響する
ことになって、その結果、スーパーインポーズされるテ
レビジョン受像機ＴＶの画面上では水平のジッタとして
あられれることとなり、スーパーインポーズ画面が非常
に見づらくなるという問題があった。

本発明は、上記課題に鑑みてなされたものであって、原
発振クロックに対する外部同期信号の変動分を原発振ク
ロダクの半クロツク以内とすることでシステムクロック
の立ち上がりタイミングの変動を少なくとも従来例の１
／２に抑制し、これによりパソコン映像信号によるパソ
コン映像の水平ジッタを軽減することを目的としている
。

（課題を解決するための手段） このような目的を達成するために、本発明のパーソナル
コンピュータの同期合わせ回路においては、外部同期信
号の入力に応答してこの外部同期信号と非同期の関係に
ある原発振クロックのエツジに同期したパソコン映像信
号用のシステムクロックを生成出力するカウンタを備え
たものにおいて、原発振クロックの始めのエツジと後の
エツジとの間に、テレビシコン受像機の水平同期パルス
の一方のエツジの入力に同期してエツジ変化する外部同
期信号が与えられたときにこれを第１外部、同期信号と
して原発振クロックの後のエツジに同期してエツジ変化
する第１エツジ検出信号を出力し、原発振クロックの後
のエツジとつぎの原発振クロックの始めのエツジとの間
に、前記外部同期信号が与えられたときはこれを第２外
部同期信号として当該つぎの原発振クロックの始めのエ
ツジに同期してエツジ変化する第２エツジ検出信号を出
力するエツジ検出回路と、前記エツジ検出回路から第１
エツジ検出信号が与えられたときは当該つぎの原発振ク
ロックの始めのエツジに同期して第１システムクロック
選択信号を出力し、第２エツジ検出信号が与えられたと
きは当該つぎの原発振クロックの後のエツジに同期して
第２システムクロック選択信号を出力するシステムクロ
ック選択回路とを具備し、前記カウンタに前記システム
クロック選択回路からの各システムクロック選択信号を
与えることでシステムクロックを出力することを特徴と
している。

（作用） エツジ検出回路に原発振クロックの始めのエツジと後の
エツジとの間に外部同期信号が第１外部同期信号として
与えられると、当該エツジ検出回路からは原発振クロッ
クの後のエツジに同期してエツジ変化する第１エツジ検
出信号が出力され、原発振クロックの後のエツジとつぎ
の原発振クロックの始めのエツジとの間に外部同期信号
が第２外部同期信号として与えられると、同じく当該エ
ツジ検出回路からは当該つぎの発振クロックの始めのエ
ツジに同期してエツジ変化する第２エツジ検出信号が出
力される。

そして、システムクロック選択回路は、このエツジ検出
回路から第１エツジ検出信号が与えられたときは当該つ
ぎの原発振クロックの始めのエツジに同期して第！シス
テムクロック選択信号を出力し、第２エツジ検出信号が
与えられたときは当該つぎの原発振クロックの後のエツ
ジに同期して第２システムクロック選択信号を出力する
。

カウンタは、システムクロック選択回路からの各システ
ムクロック選択信号の入力に応答してシステムクロック
を出力する。

したがって、本発明の同期合わせ回路では、各外部同期
信号の原発振クロックに対する変動はそのクロックの半
分となり、したがって、それら各外部同期信号に基づい
てシステムクロックを生成出力することから、原発振ク
ロックと外部同期信号とが非同期であっても、システム
クロックの変動は原発振クロックの半クロックを越える
ことがなくなり、結局、スーパーインポーズの画面上に
おける水平ジッタは大きく軽減される。

（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。

第１図は本発明の実施例に係る同期合わせ回路の回路図
であり、第２図は同実施例の動作説明に供するタイミン
グチャートであり、これらの図において、従来鍔に係る
第４図と対応する部分には同一の符号を付すとともに、
その同一の符号に係る部分についての説明は省略する。

第１図において、ＩＮＩは原発振クロック入力端子、Ｉ
Ｎ２は外部同期信号入力端子、ＯＵＴはシステムクロッ
ク出力端子、ＣＴはカウンタである。上記構成は従来例
の同期合わせ回路と同様である。

本実施例の同期合わせ回路は、上記回路構成に加えて、
入力端子ＩＮＩ、ＩＮ２とカウンタＣＴとの間に、第１
．第２インバータＩＧＩ、ＩＯ２および第１．第２フリ
ップフロップＦＦＩ、ＦＦ２からなるエツジ検出回路Ｅ
Ｄと、第３インバータ■Ｇ１３、第ｔ、°第２ＡＮＤゲ
ートＡＧＩ、ＡＣ２およびノアゲートＮＧからなるシス
テムクロック選択回路ＳＴとを具備したことに特徴を有
している。

−４丁空白 以下、本実施例の同期合わせ回路の構成をその動作と共
に説明する。

エツジ検出回路ＥＤにおける第１フリツプフロツプＦＦ
Ｉのクロック端子ＣＫとクリア端子ＣＬとには、入力端
子ＩＮＩ、ＩＮ２から直接、第２図（ａ）および第２図
（ｃ）（ｃ）’のそれぞれに示される原発振クロックＡ
と第！、第２外部同期信号ｃ、ｃ’とが与えられる。同
じく第２フリツプフロツプＦＦ２のクロック端子ＣＫと
クリア端子ＣＬとには、入力端子ＩＮＩからは第２イン
バ−タＩＧ２を介して、入力端子ＩＮ２からは直接、そ
れぞれ第２図（ｂ）および第２図（ｃ）（ｃ）′のそれ
ぞれに示される反転原発振クロックＢと、第１．第２外
部同期信号ｃ、ｃ’とが与えられる。

また、第１フリツプフロツプＦＦＩの出力端子Ｑの出力
は直接、第２フリツプフロツプＦＦ２の入力端子りに、
第２フリツプフロツプＦＦ２の出力端子Ｑの出力は第１
インバータ■Ｇ１を介して第１フリツプフロツプＦＦＩ
の入力端子りにそれぞれ与えられる。

第１フリツプフロツプＦＦＩはその出力端子Ｑから第２
図（ｄ）のローレベル出力りと第２図（ｄ）′の第２エ
ツジ検出信号Ｄ′とを、第２フリツプフロツプＦＦ２は
その出力端子Ｑから第２図（ｅ）の第１エツジ検出信号
Ｅと第２、図（ｅ）′のローレベル出力Ｅ′とをそれぞ
れ出力する。

上記構成を有するエツジ検出回路ＥＤは、テレビジョン
受像機の水平同期パルスの立ち上がりエツジの入力に同
期してエツジ変化する第２図（Ｃ）のような第１外部同
期信号Ｃが時刻ｔＯ〜ｔｌの間、つまり、原発振クロッ
クＡの■の立ち上がりエツジ（始めエツジ）と立ち下が
りエツジ（後エツジ）との間に与えられたときは原発振
クロックＡの■の立ち下がりエツジ（後エツジ）、つま
り反転原発振クロックＢのΦ′の立ち上がりエツジに同
期してエツジ変化する第１エツジ検出信号Ｅをそれの第
２フリツプフロツプＦＦ２の出力端子Ｑから出力し、第
２図（Ｃ）′のような第２外部同期信号が時刻１１〜【
２の間、つまり、原発振クロックＡの■の立ち下がりエ
ツジと■の立ち上がりエツジとの間比与えられたときは
原発振クロックＡの■の立ち上がりエツジに同期してエ
ツジ変化する第２エツジ検出信号をそれの第１フリツプ
フロツプＦＦＩの出力端子Ｑから出力する。

システムクロック選択回路ＳＴは、エツジ検出回路ＥＤ
から第１エツジ検出信号Ｅが与えられたときはインバー
タＩＧ３を介して与えられる反転原発振クロックＢのエ
ツジ反転毎に反転する第２図（ｆ）の第１システムクロ
ック選択信号Ｆを出力し、第２エツジ検出信号Ｄ′が与
えられたときは原発振クロックＡのエツジ反転毎に反転
する第２図（ｆ）′の第２システムクロック選択信号Ｆ
′を出力する、 そして、このシステムクロック選択回路ＳＴは、カウン
タＣＴに前記各システムクロック選択信号Ｆ、Ｆ’を与
えることで、当該カウンタＣＴからはそれぞれ第２図（
ｇ）（ｇ）’の第１．第２システムクロツクが出力され
る・。

このようにして、本実施例の同期合わせ回路では、各外
部同期信号の変動は原発振クロックの半分以下となり、
そのような外部同期信号に基づいてシステムクロックの
出力タイミングを調整することから結局、水平ジッタに
影響する外部同期信号の変動は原発振クロックの半クロ
ツク以下となり、それだけ、テレビジョン受像機ＴＶの
画面上においてテレビ映像信号とスーパーインポーズす
る場合の水平ジッタが軽減される。

（発明の効果） 以上説明したことから明らかなように本発明によれば、
原発振クロックに対してはそのクロックの半分以下の変
動である外部同期信号でもってシステムクロックの生成
タイミングを調整することから、そのシステムクロック
の変動を少なくとも従来例の１／２に抑制することがで
き、これによりパソコン映像信号によるパソコン映像の
水平ジッタを大きく軽減することができるようになった
。

【図面の簡単な説明】

第１図および第２図は本発明の実施例に係り、第１図は
同実施例の回路図、第２図はその動作説明に供するタイ
ミングチャートである。 第３図はパーソナルコンピュータとテレビジョン受像機
との間で水平同期パルスを用いてパソコン映像信号に関
する同期合わせの説明に供する図、第４図は従来例の同
期合わせ回路を示す図、第５図は従来例の同期合わせ回
路の動作説明に供するタイミングチャートである。 ＩＮＩ・・・原発振クロック入力端子、ＩＮ２・・・外
部同期信号入力端子、ＯＵＴ・・・システムクロック出
力端子、ＣＴ・・・カウンタ、ＳＴ・・・システムクロ
ック選択回路、ＥＤ・・・エツジ検出回路。 第３図 （１司其’Ｒｅ→ｈせの１ｌ−ｐ月［弓　）第４　図 （従来例の回落図）

Claims (1)

【特許請求の範囲】
1. （１）外部同期信号の入力に応答してこの外部同期信号
   と非同期の関係にある原発振クロックのエッジに同期し
   たパソコン映像信号用のシステムクロックを生成出力す
   るカウンタを備えたパーソナルコンピュータの同期合わ
   せ回路において、 原発振クロックの始めのエッジと後のエッジとの間に、
   テレビジョン受像機の水平同期パルスの一方のエッジの
   入力に同期してエッジ変化する外部同期信号が与えられ
   たときにこれを第１外部同期信号として原発振クロック
   の後のエッジに同期してエッジ変化する第１エッジ検出
   信号を出力し、原発振クロックの後のエッジとつぎの原
   発振クロックの始めのエッジとの間に、前記外部同期信
   号が与えられたときはこれを第２外部同期信号として当
   該つぎの原発振クロックの始めのエッジに同期してエッ
   ジ変化する第２エッジ検出信号を出力するエッジ検出回
   路と、 前記エッジ検出回路から第１エッジ検出信号が与えられ
   たときは当該つぎの原発振クロックの始めのエッジに同
   期して第１システムクロック選択信号を出力し、第２エ
   ッジ検出信号が与えられたときは当該つぎの原発振クロ
   ックの後のエッジに同期して第２システムクロック選択
   信号を出力するシステムクロック選択回路と、 を具備し、 前記カウンタに前記システムクロック選択回路からの各
   システムクロック選択信号を与えることでシステムクロ
   ックを出力することを特徴とするパーソナルコンピュー
   タの同期合わせ回路。