JPH03114029A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH03114029A
JPH03114029A JP2166101A JP16610190A JPH03114029A JP H03114029 A JPH03114029 A JP H03114029A JP 2166101 A JP2166101 A JP 2166101A JP 16610190 A JP16610190 A JP 16610190A JP H03114029 A JPH03114029 A JP H03114029A
Authority
JP
Japan
Prior art keywords
liquid crystal
polysilicon
substrate
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2166101A
Other languages
English (en)
Other versions
JPH0772777B2 (ja
Inventor
Shinji Morozumi
両角 伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16610190A priority Critical patent/JPH0772777B2/ja
Publication of JPH03114029A publication Critical patent/JPH03114029A/ja
Publication of JPH0772777B2 publication Critical patent/JPH0772777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は薄膜トランジスタを備えた液晶表示装置に関す
るものである。
[従来の技術] 従来アクティブマトリックスを用いたデイスプレィパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デユーティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
第1図は従来のアクティブマトリックスの1セルを示し
ている。
アドレス線Xがトランジスタ2のゲートに入力されてお
り、トランジスタをONさせてデータ線Yの信号を保持
用コンデンサ3に電荷として蓄積させる。再びデータを
書き込むまで、このコンデンサ3により保持され、同時
に液晶4を駆動する。
ここでVCは共通電極信号である。液晶のリークは非常
に少ないので、短時間の電荷の保持には十分である。こ
このトランジスタとコンデンサの製法は通常のICのプ
ロセスと全く同じである。
第2図は第1図のセルをシリコンゲートプロセスにより
作成した例である。
単結晶シリコンウェハ上にトランジスタ10とコンデン
サ11が構成される。アドレス線Xとコンデンサの上電
極11は多結晶シリコン(ポリシリコン)で、又データ
線Yと液晶駆動電極13はA1でできており、コンタク
トホール7、 8. 9により、基板とA1、ポリシリ
コンとA1が夫々接続される。
しかし、このような構造はプロセスが複雑であり、歩留
まりの制御が困難である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
[発明が解決しようとする問題点および目的]このよう
な薄膜トランジスタを、ガラス基板上に形成した場合に
、薄膜トランジスタの半導体層やゲート電極とガラス基
板との密着性が悪く、剥離しやすいという欠点があった
。また、薄膜トランジスタのチャンネル部にガラス基板
からの不純物が拡散し、トランジスタの特性が乱れてし
まうという欠点もあった。
[問題点を解決するための手段] 本発明は、一対の基板間に液晶が封入され、該基板上に
マトリクス状に配列されてなる画素電極、該画素電極に
接続されてなる薄膜トランジスタを有する液晶表示装置
において、 該基板はガラス基板からなり、該基板上には絶縁膜が形
成され、該絶縁膜上には該薄膜トランジスタが形成され
てなるようにしたものである。
[実 施 例コ 第3図は本発明に用いるマトリックスセルを示すもので
ある。
第1図と異なるのは容量のGND配線を新たに設けるこ
とのみであり、基本回路は同じである。
この場合のGND電位は一定バイアスを意味し、バイア
スレベルは問わない。
第4図にセルの構造例を示す。
(A)は平面図であってアドレス線26はデータ線25
、駆動電極及びコンデンサの電極29をソース・ドレイ
ンとするトランジスタのチャネル28のゲートになって
いる。又GNDライン27はアドレス線26と同時に構
成され電極29との間に容量を構成している。第4図(
B)は(A)のAE線での断面を示すものである。
製造プロセスの一例をあげて説明すると、石英等の高融
点ガラス基板31にシリコン薄膜としてポリシリコンを
約3000人成長させ、その後全面にPイオンを打込み
してN型とする。但し場合によっては密着性をよくする
ため、うすいSiO2をあらかじめ形成することもある
更にフォトエツチングによりゲート26とコンデンサ電
極27を形成した後に熱酸化により約1500AのS 
i 02膜30をゲート絶縁膜及びコンデンサの誘電体
膜として成長させる。その後2層目のポリシリコンをつ
けてフォトエッチによりパターンを形成後レジストマス
クによりチャネル部28以外に再びPイオンを打込んで
ソース・ドレイン電極及びデータ線の配線部、コンデン
サの電極を兼ねた液晶の駆動電極を形成する。
このチャンネル部28に局部的、又は基板全体を均一に
、レーザーを照射しポリシリコンを短時間のうちに溶融
、凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
第4図に示す構造においては、光を透過する電極を用い
ているが、更にこの上にA1電極をのせてもよい。
第5図は本発明のマトリックス基板を用いた液晶デイス
プレィ装置の簡単な断面を示す。
ポリシリコン電極37をのせた石英基板35とネサ膜よ
りなる共通電極39をのせたガラス36に液晶体38を
はさむ、更に偏光板32.33でサンドイッチした後下
側に反射板34をつける。
こうすると上から入射した光はポリシリコン電極37を
ほとんど経過し、反射板34で反射し、人体の目に感知
される。この方式は通常のFEタイプの液晶が使えるの
で、コントラストが高く、同時に視角も広い。
第6図は本発明の他の例として通常のガラス基板上にセ
ルを構成した断面を示す、ガラス基板40上にスパッタ
又はプラズマCVD法等の低温での膜生成法によりポリ
シリコン膜を作成し、全面にPイオン又はBイオンを打
込む0次にフォトエツチングによりゲート43とコンデ
ンサ電極42を形成する。更に絶縁膜44を形成する。
これもやはり低温成長による5i02等を用いる。
更にトランジスタのソース・ドレイン、コンデンサと駆
動電極を兼ねるための2層目のポリシリコンをやはり低
温で形成する。
このポリシリコンは全くドープしないか、又はシキイ値
をエンハンスメントにするだけの十分な量のBイオンを
打込む。
その後レーザビームを局部的又は全体に照射しアニール
をする。レーザビームは一部は1層目のポリシリコンに
吸収されるが、ガラス基板40は透過する。従って1層
目のポリシリコン中のイオン打込みされた不純物の活性
化、2層目のポリシリコンのグレインの成長(特にチャ
ネル部48)が行なわれるべく適当なビームのエネルギ
ーで適当な時間(パルスレーザであればパルス間隔、C
Wレーザでは走査スピードに依存)処理すると、ガラス
基板には影響が殆どない範囲でアニールが可能である。
この方式の特徴はレーザアニールにより、従来の熱アニ
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性(特に移動度)を改良することが同時にできるこ
とにある。
その後A1をつけてフォトエツチングしてソース・ドレ
イン電極46.47を形成する。Alとポリシリコンは
このままではコンタクトがとれにくいのでこの後多少熱
処理をするか、弱いレーザビームを照射すればよい。
[効  果] 本発明は、一対の基板間に液晶が封入され、該基板上に
マトリクス状に配列されてなる画素電極、該画素電極に
接続されてなる薄膜トランジスタを有する液晶表示装置
において、該基板はガラス基板からなり、該基板上には
絶縁膜が形成され、該絶縁膜上には該薄膜トランジスタ
が形成されてなるようにしたので、ガラス基板上に薄膜
トランジスタを形成するに際し、ガラス基板と薄膜トラ
ンジスタとの密着性が非常に向上するという効果を有す
る。
また、薄膜トランジスタのチャンネル部にガラス基板か
らの不純物が拡散することを防止できるので、トランジ
スタの特性が安定するという効果を有する。
【図面の簡単な説明】
第1図は従来のアクティブマトリックスに用いたセルの
回路図である。 第2図はバルクシリコンを用いたセルの平面図である。 第3図は本発明のセル図である。 第4図(A)、 (B)はその実現例の平面図と断面図
である。 第5図は本発明の基板をパネルに実装した際の断面図で
ある。 第6図は本発明の他の実施例を示す図である。 7、 8. 9・・・コンタクトホール10・・・ポリ
シリコンゲート 11・・・コンデンサ3のポリシリコンの上部電極 13・・・A1による駆動電極 26.27・・・1層目のポリシリコン25.29・・
・2層目のポリシリコン28・・・チャネル 31・・・石英基板 32.33・・・偏光板 34・・・反射板 35.36・・・透明基板 39・・・ネサ膜 37・・・ポリシリコン駆動電極 38・・・液晶体 40・・・ガラス基板 42.43・・・1層目ポリシリコン 45・・・2層目ポリシリコン 46.47・・・Al 48・・・チャネル

Claims (1)

  1. 【特許請求の範囲】 一対の基板間に液晶が封入され、該基板上にマトリクス
    状に配列されてなる画素電極、該画素電極に接続されて
    なる薄膜トランジスタを有する液晶表示装置において、 該基板はガラス基板からなり、該基板上には絶縁膜が形
    成され、該絶縁膜上には該薄膜トランジスタが形成され
    てなることを特徴とする液晶表示装置。
JP16610190A 1990-06-25 1990-06-25 液晶表示装置 Expired - Lifetime JPH0772777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16610190A JPH0772777B2 (ja) 1990-06-25 1990-06-25 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16610190A JPH0772777B2 (ja) 1990-06-25 1990-06-25 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10530880A Division JPS5730882A (en) 1980-07-31 1980-07-31 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPH03114029A true JPH03114029A (ja) 1991-05-15
JPH0772777B2 JPH0772777B2 (ja) 1995-08-02

Family

ID=15825033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16610190A Expired - Lifetime JPH0772777B2 (ja) 1990-06-25 1990-06-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0772777B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437697A (en) * 1977-08-30 1979-03-20 Sharp Corp Liquid crystal display unit of matrix type
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437697A (en) * 1977-08-30 1979-03-20 Sharp Corp Liquid crystal display unit of matrix type
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method

Also Published As

Publication number Publication date
JPH0772777B2 (ja) 1995-08-02

Similar Documents

Publication Publication Date Title
JP6423980B2 (ja) 液晶表示装置
KR940008180B1 (ko) 액정 전기 광학 장치 및 그 구동 방법
US4409724A (en) Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
KR970002119B1 (ko) 박막 트랜지스터 디바이스
KR100260063B1 (ko) 절연 게이트 박막 트랜지스터 제조 방법
JP4053136B2 (ja) 反射型半導体表示装置
JPH0133833B2 (ja)
US7001829B1 (en) Semiconductor device and method of manufacturing the same
JP2697507B2 (ja) 液晶表示装置
JPH0227320A (ja) 薄膜半導体表示装置とその製造方法
JP3320845B2 (ja) 半導体装置の作製方法
JPH0142146B2 (ja)
JPS58182272A (ja) 薄膜トランジスタ
JPH03114030A (ja) 液晶表示装置の製造方法
JPH03114029A (ja) 液晶表示装置
JP2970176B2 (ja) 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
JP2568990B2 (ja) 液晶表示装置及びその製造方法
JPS6311989A (ja) 電気光学的表示装置
JP3242867B2 (ja) 半導体素子の製造方法、および液晶表示装置の製造方法
JPH09121059A (ja) 電気光学的表示装置の製造方法
JP2852899B2 (ja) 薄膜トランジスタの製造方法
JP3535500B2 (ja) 半導体装置の作成方法
JPS5945486A (ja) 表示パネル
JP2916896B2 (ja) アクティブマトリクスパネルの製造方法及び液晶装置の製造方法
JP2645694B2 (ja) 薄膜トランジスタの製造方法