JPH0772777B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0772777B2 JPH0772777B2 JP16610190A JP16610190A JPH0772777B2 JP H0772777 B2 JPH0772777 B2 JP H0772777B2 JP 16610190 A JP16610190 A JP 16610190A JP 16610190 A JP16610190 A JP 16610190A JP H0772777 B2 JPH0772777 B2 JP H0772777B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- film transistor
- electrode
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜トランジスタを備えた液晶表示装置に関す
るものである。
るものである。
［従来の技術］ 従来アクティブマトリックスを用いたディスプレイパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドット数の大きなパネルを
実現可能な方式として注目を浴びている。
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドット数の大きなパネルを
実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
第１図は従来のアクティブマトリックスの１セルを示し
ている。
ている。
アドレス線Ｘがトランジスタ２のゲートに入力されてお
り、トランジスタをONさせてデータ線Ｙの信号を保持用
コンデンサ３に電荷として蓄積させる。再びデータを書
き込むまで、このコンデンサ３により保持され、同時に
液晶４を駆動する。
り、トランジスタをONさせてデータ線Ｙの信号を保持用
コンデンサ３に電荷として蓄積させる。再びデータを書
き込むまで、このコンデンサ３により保持され、同時に
液晶４を駆動する。
ここでVCは共通電極信号である。液晶のリークは非常に
少ないので、短時間の電荷の保持には十分である。ここ
のトランジスタとコンデンサの製法は通常のICのプロセ
スと全く同じである。
少ないので、短時間の電荷の保持には十分である。ここ
のトランジスタとコンデンサの製法は通常のICのプロセ
スと全く同じである。
第２図は第１図のセルをシリコンゲートプロセスにより
作成した例である。
作成した例である。
単液晶シリコンウェハ上にトランジスタ10とコンデンサ
11が構築される。アドレス線Ｘとコンデンサの上電極11
は多液晶シリコン（ポリシリコン）で、又データ線Ｙと
液晶駆動電極13はAlでできており、コンタクトホール7,
8,9により、基板とAl、ポリシリコンとAlが夫々接続さ
れる。
11が構築される。アドレス線Ｘとコンデンサの上電極11
は多液晶シリコン（ポリシリコン）で、又データ線Ｙと
液晶駆動電極13はAlでできており、コンタクトホール7,
8,9により、基板とAl、ポリシリコンとAlが夫々接続さ
れる。
しかし、このような構造はプロセスが複雑であり、歩留
まりの制御が困難である等の問題があるため、透明基板
上の薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
まりの制御が困難である等の問題があるため、透明基板
上の薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
［発明が解決しようとする問題点および目的］ このような薄膜トランジスタをガラス基板上に形成した
場合に、薄膜トランジスタの半導体層やゲート電極とガ
ラス基板との密着性が悪く、剥離しやすいという欠点が
あった。また、薄膜トランジスタのチャンネル部にガラ
ス基板からの不純物が拡散し、トランジスタの特性が乱
れてしまうという欠点もあった。
場合に、薄膜トランジスタの半導体層やゲート電極とガ
ラス基板との密着性が悪く、剥離しやすいという欠点が
あった。また、薄膜トランジスタのチャンネル部にガラ
ス基板からの不純物が拡散し、トランジスタの特性が乱
れてしまうという欠点もあった。
［問題点を解決するための手段］ 本発明は、一対のガラス基板間に液晶が挟持され、該一
対のガラス基板のうち一方のガラス基板上には複数の画
素電極がマトリクス状に配列され、該各画素電極には薄
膜トランジスタが接続されてなる液晶表示装置におい
て、前記一方のガラス基板上には密着性のよい第１の絶
縁膜が形成されてなり、前記薄膜トランジスタはゲード
電極の上面と側面に第２の絶縁膜が形成され、該第２の
絶縁膜の上面にシリコン薄膜からなるチャンネル領域が
形成され、かつ該チャンネル領域は不純物がドープされ
ていない真性である逆スタガー型の薄膜トランジスタで
あり、該薄膜トランジスタは前記第１の絶縁膜上に形成
されてなることを特徴とするものである。
対のガラス基板のうち一方のガラス基板上には複数の画
素電極がマトリクス状に配列され、該各画素電極には薄
膜トランジスタが接続されてなる液晶表示装置におい
て、前記一方のガラス基板上には密着性のよい第１の絶
縁膜が形成されてなり、前記薄膜トランジスタはゲード
電極の上面と側面に第２の絶縁膜が形成され、該第２の
絶縁膜の上面にシリコン薄膜からなるチャンネル領域が
形成され、かつ該チャンネル領域は不純物がドープされ
ていない真性である逆スタガー型の薄膜トランジスタで
あり、該薄膜トランジスタは前記第１の絶縁膜上に形成
されてなることを特徴とするものである。
［実 施 例］ 第３図は本発明に用いるマトリックスセルを示すもので
ある。
ある。
第１図と異なるのは容量のGND配線を新たに設けること
のみであり、基本回路は同じである。この場合のGND電
位は一定バイアスを意味し、バイアスレベルは問わな
い。
のみであり、基本回路は同じである。この場合のGND電
位は一定バイアスを意味し、バイアスレベルは問わな
い。
第４図にセルの構造例を示す。
（Ａ）は平面図であってアドレス線26はデータ線25、駆
動電極及びコンデンサの電極29をソース・ドレインとす
るトランジスタのチャネル28のゲートになっている。又
GNDライン27はアドレス線26と同時に構成され電極29と
の間に容量を構成している。第４図（Ｂ）は（Ａ）のAB
線での断面を示すものである。
動電極及びコンデンサの電極29をソース・ドレインとす
るトランジスタのチャネル28のゲートになっている。又
GNDライン27はアドレス線26と同時に構成され電極29と
の間に容量を構成している。第４図（Ｂ）は（Ａ）のAB
線での断面を示すものである。
製造プロセスの一例をあげて説明すると、石英等の高融
点ガラス基板31にシリコン薄膜としてポリシリコンを約
3000Å成長させ、その後全面にＰイオンを打込みしてＮ
型とする。但し場合によっては密着性をよくするため、
うすいSiO2をあらかじめ形成することもある。
点ガラス基板31にシリコン薄膜としてポリシリコンを約
3000Å成長させ、その後全面にＰイオンを打込みしてＮ
型とする。但し場合によっては密着性をよくするため、
うすいSiO2をあらかじめ形成することもある。
更にフォトエッチングによりゲート26とコンデンサ電極
27を形成した後に熱酸化により約1500ÅのSiO2膜30をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長させ
る。その後２層目のポリシリコンをつけてフォトエッチ
によりパターンを形成後レジストマスクによりチャネル
部28以外に再びＰイオンを打込んでソース・ドレイン電
極及びデータ線の配線部、コンデンサの電極を兼ねた液
晶の駆動電極を形成する。
27を形成した後に熱酸化により約1500ÅのSiO2膜30をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長させ
る。その後２層目のポリシリコンをつけてフォトエッチ
によりパターンを形成後レジストマスクによりチャネル
部28以外に再びＰイオンを打込んでソース・ドレイン電
極及びデータ線の配線部、コンデンサの電極を兼ねた液
晶の駆動電極を形成する。
このチャンネル部28に局部的、又は基板全体を均一に、
レーザーを照射しポリシリコンを短時間のうちに溶融、
凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われるものであ
る。
レーザーを照射しポリシリコンを短時間のうちに溶融、
凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われるものであ
る。
第４図に示す構造においては、光を透過する電極を用い
ているが、更にこの上にAl電極をのせてもよい。
ているが、更にこの上にAl電極をのせてもよい。
第５図は本発明のマトリックス基板を用いた液晶ディス
プレイ装置の簡単な断面を示す。
プレイ装置の簡単な断面を示す。
ポリシリコン電極37をのせた石英基板35とネサ膜により
なる共通電極39をのせたガラス36に液晶体38をはさむ。
更に偏光板32,33でサンドイッチした後下側に反射板34
をつける。こうすると上から入射した光はポリシリコン
電極37をほとんど経過し、反射板34で反射し、人体の目
に感知される。この方式は通常のFEタイプの液晶が使え
るので、コントラストが高く、同時に視覚も広い。
なる共通電極39をのせたガラス36に液晶体38をはさむ。
更に偏光板32,33でサンドイッチした後下側に反射板34
をつける。こうすると上から入射した光はポリシリコン
電極37をほとんど経過し、反射板34で反射し、人体の目
に感知される。この方式は通常のFEタイプの液晶が使え
るので、コントラストが高く、同時に視覚も広い。
第６図は本発明の他の例として通常のガラス基板上にセ
ルを構成した断面を示す。ガラス基板40上にスパッタ又
はプラズマCVD法等の低温での膜生成法によりポリシリ
コン膜を作成し、全面にＰイオン又はＢイオンを打込
む。次にフォトエッチングによりゲート43とコンデンサ
電極42を形成する。更に絶縁膜44を形成する。これもや
はり低温成長によるSiO2等を用いる。
ルを構成した断面を示す。ガラス基板40上にスパッタ又
はプラズマCVD法等の低温での膜生成法によりポリシリ
コン膜を作成し、全面にＰイオン又はＢイオンを打込
む。次にフォトエッチングによりゲート43とコンデンサ
電極42を形成する。更に絶縁膜44を形成する。これもや
はり低温成長によるSiO2等を用いる。
更にトランジスタのソース・ドレイン、コンデンサと駆
動電極を兼ねるための２層目のポリシリコンをやはり低
温で形成する。
動電極を兼ねるための２層目のポリシリコンをやはり低
温で形成する。
このポリシリコンは全くドープしていないか、又はシキ
イ値をエンハンスメントにするだけの十分な量のＢイオ
ンを打込む。
イ値をエンハンスメントにするだけの十分な量のＢイオ
ンを打込む。
その後レーザビームを局部的又は全体に照射しアニール
する。レーザビームは一部は１層目のポリシリコンに吸
収されるが、ガラス基板40は透過する。従って１層目の
ポリシリコン中のイオン打込みされた不純物の活性化、
２層目のポリシリコンのグレインの成長（特にチャネル
部48）が行なわれるべく適当なビームのエネルギーで適
当な時間（パスルレーザであればパルス間隔、CWレーザ
では走査スピードに依存）処理すると、ガラス基板には
影響が殆どない範囲でアニールが可能である。
する。レーザビームは一部は１層目のポリシリコンに吸
収されるが、ガラス基板40は透過する。従って１層目の
ポリシリコン中のイオン打込みされた不純物の活性化、
２層目のポリシリコンのグレインの成長（特にチャネル
部48）が行なわれるべく適当なビームのエネルギーで適
当な時間（パスルレーザであればパルス間隔、CWレーザ
では走査スピードに依存）処理すると、ガラス基板には
影響が殆どない範囲でアニールが可能である。
この方式の特徴はレーザアニールにより、従来の熱アニ
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物を活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性（特に移動度）を改良することが同時にできるこ
とにある。
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物を活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性（特に移動度）を改良することが同時にできるこ
とにある。
その後Alをつけてフォトエッチングしてソース・ドレイ
ン電極46,47を形成する。Alとポリシリコンはこのまま
ではコンタクトがとれにくいのでこの後熱処理をする
か、弱いレーザビームを照射すればよい。
ン電極46,47を形成する。Alとポリシリコンはこのまま
ではコンタクトがとれにくいのでこの後熱処理をする
か、弱いレーザビームを照射すればよい。
［効果］ 本発明は、一対のガラス基板間の液晶が挟持され、該一
対のガラス基板のうち一方のガラス基板上には複数の画
素電極がマトリクス状に配列され、該各画素電極には薄
膜トランジスタが接続されてなる液晶表示装置におい
て、該一方のガラス基板上には密着性のよい第１の絶縁
膜が形成されてなり、該薄膜トランジスタはゲート電極
の上面と側面に第２の絶縁膜が形成され、該第２の絶縁
膜の上面にシリコン薄膜からなるチャンネル領域が形成
され、かつ該チャンネル領域は不純物がドープされてい
ない真性である逆スタガー型の薄膜トランジスタであ
り、該薄膜トランジスタは前記第１の絶縁膜上に形成さ
れてなるようにしたので、ガラス基板上に薄膜トランジ
スタを形成するに際し、ガラス基板と薄膜トランジスタ
との密着性が非常に向上するという効果を有する。
対のガラス基板のうち一方のガラス基板上には複数の画
素電極がマトリクス状に配列され、該各画素電極には薄
膜トランジスタが接続されてなる液晶表示装置におい
て、該一方のガラス基板上には密着性のよい第１の絶縁
膜が形成されてなり、該薄膜トランジスタはゲート電極
の上面と側面に第２の絶縁膜が形成され、該第２の絶縁
膜の上面にシリコン薄膜からなるチャンネル領域が形成
され、かつ該チャンネル領域は不純物がドープされてい
ない真性である逆スタガー型の薄膜トランジスタであ
り、該薄膜トランジスタは前記第１の絶縁膜上に形成さ
れてなるようにしたので、ガラス基板上に薄膜トランジ
スタを形成するに際し、ガラス基板と薄膜トランジスタ
との密着性が非常に向上するという効果を有する。
また、薄膜トランジスタの真性のチャンネル領域にガラ
ス基板からの不純物が拡散することを防止できるので、
薄膜トランジスタの特性が安定するという効果を有す
る。
ス基板からの不純物が拡散することを防止できるので、
薄膜トランジスタの特性が安定するという効果を有す
る。
さらに、薄膜トランジスタのゲート絶縁膜にガラス基板
からの不純物が拡散することを防止できるため、ゲート
・ソース間、ゲートドレイン間のリークや絶縁破壊を防
止することができ、また、スレッシュホールド電圧Vth
がシフトするのを効果的に防止することができる。
からの不純物が拡散することを防止できるため、ゲート
・ソース間、ゲートドレイン間のリークや絶縁破壊を防
止することができ、また、スレッシュホールド電圧Vth
がシフトするのを効果的に防止することができる。
第１図は従来のアクティブマトリックスに用いたセルの
回路図である。 第２図はバルクシリコンを用いたセルの平面図である。 第３図は本発明のセル図である。 第４図（Ａ）、（Ｂ）はその実現例の平面図と断面図で
ある。 第５図は本発明の基板をパネルに実装した際の断面図で
ある。 第６図は本発明の他の実施例を示す図である。 7,8,9……コンタクトホール 10……ポリシリコンゲート 11……コンデンサ３のポリシリコンの上部電極 13……Alによる駆動電極 26,27……１層目のポリシリコン 25,29……２層目のポリシリコン 28……チャネル 31……石英基板 32,33……偏光板 34……反射板 35,36……透明基板 39……ネサ膜 37……ポリシリコン駆動電極 38……液晶体 40……ガラス基板 42,43……１層目ポリシリコン 45……２層目ポリシリコン 46,47……Al 48……チャネル
回路図である。 第２図はバルクシリコンを用いたセルの平面図である。 第３図は本発明のセル図である。 第４図（Ａ）、（Ｂ）はその実現例の平面図と断面図で
ある。 第５図は本発明の基板をパネルに実装した際の断面図で
ある。 第６図は本発明の他の実施例を示す図である。 7,8,9……コンタクトホール 10……ポリシリコンゲート 11……コンデンサ３のポリシリコンの上部電極 13……Alによる駆動電極 26,27……１層目のポリシリコン 25,29……２層目のポリシリコン 28……チャネル 31……石英基板 32,33……偏光板 34……反射板 35,36……透明基板 39……ネサ膜 37……ポリシリコン駆動電極 38……液晶体 40……ガラス基板 42,43……１層目ポリシリコン 45……２層目ポリシリコン 46,47……Al 48……チャネル
Claims (1)
- 【請求項１】一対のガラス基板間に液晶が挟持され、該
一対のガラス基板のうち一方のガラス基板上には複数の
画素電極がマトリクス状に配列され、該各画素電極には
薄膜トランジスタが接続されてなる液晶表示装置におい
て、 前記一方のガラス基板上には密着性のよい第１の絶縁膜
が形成されてなり、 前記薄膜トランジスタはゲート電極の上面と側面に第２
の絶縁膜が形成され、該第２の絶縁膜の上面にはシリコ
ン薄膜からなるチャンネル領域が形成され、かつ該チャ
ンネル領域は不純物がドープされていない真性である逆
スタガー型の薄膜トランジスタであり、 該薄膜トランジスタは前記第１の絶縁膜上に形成されて
なることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610190A JPH0772777B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610190A JPH0772777B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10530880A Division JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03114029A JPH03114029A (ja) | 1991-05-15 |
| JPH0772777B2 true JPH0772777B2 (ja) | 1995-08-02 |
Family
ID=15825033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16610190A Expired - Lifetime JPH0772777B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772777B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919339B2 (ja) * | 1977-08-30 | 1984-05-04 | シャープ株式会社 | マトリツクス型液晶表示装置 |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
-
1990
- 1990-06-25 JP JP16610190A patent/JPH0772777B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03114029A (ja) | 1991-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4409724A (en) | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby | |
| US5477073A (en) | Thin film semiconductor device including a driver and a matrix circuit | |
| KR970002119B1 (ko) | 박막 트랜지스터 디바이스 | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US6236064B1 (en) | Electro-optical device | |
| KR100360965B1 (ko) | 반도체 장치의 제조 방법 | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| US20010052598A1 (en) | Display device and semiconductor device having laser annealed semiconductor elements | |
| JPH0133833B2 (ja) | ||
| JPH0227320A (ja) | 薄膜半導体表示装置とその製造方法 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JPH0142146B2 (ja) | ||
| JPH04190329A (ja) | 表示装置 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0239103B2 (ja) | ||
| JPH0772777B2 (ja) | 液晶表示装置 | |
| JP3029289B2 (ja) | 液晶表示装置 | |
| JP2838612B2 (ja) | 光弁装置とその製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH05136169A (ja) | 薄膜トランジスタの製造方法 | |
| JP3091883B2 (ja) | 光弁装置および半導体装置 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| KR20020032196A (ko) | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ |