JPH03116244A - エミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はターゲットシステムにおけるソフトウェアの開
発支援を行うためのエミュレータに係り、特にソフトウ
ェアデバッグ効率の向上を図ったエミュレータに関する
。

〔従来技術〕

マイクロコンピュータ応用機器（以下単にターゲットシ
ステムとも記す）の開発において、そのシステムデバッ
グやシステム評価を行うためのエミュレータは、ターゲ
ットシステムに含まれるマイクロコンピュータ（ターゲ
ットマイクロコンピュータ）の機能を代行しながらソフ
トウェアデバラグを可能とするものである。

エミュレータは、ターゲットマイクロコンピュータと同
等のマイクロプロセッサをターゲットシステムとのイン
タフェース部に備え、このマイクロプロセッサにソフト
ウェアデバッグ対象とされるプログラムを実行させてタ
ーゲットシステムを代行制御する。このとき、デバッグ
対象プログラムの内容を任意に変更したりして、その制
御状態をトレースし、所定のブレークポイントでそのト
レース結果を確認可能にしながらターゲットシステムの
ソフトウェアデバッグを支援する。また、長期間にわた
るデバッグに対応するため、エミュレータの電源切断前
に、デバッグ対象プログラムを格納（セーブ）し、エミ
ュレータの使用再開時にこのプログラムをエミュレータ
にロードすることによって当該デバッグを継続できるよ
うになっている。このような機能によれば、デバッグ中
のプログラムについては過不足なくロード・セーブでき
、デバッグの中断、再開が可能となる。

尚、エミュレータについて記載された文献の例としでは
、昭和６０年１０月１日に日立マイクロコンピュータエ
ンジニアリング株式会社より発行された「日立マイコン
技報（第２巻、第２号、Ｐ２１−Ｐ２２）Ｊがある。

〔発明が解決しようとする課題〕

しかしながら、マイクロコンピュータ及びその応用シス
テムではマイクロプロセッサによって管理されるアドレ
ス空間に複数のレジスタが配置されており、これらレジ
スタの保持情報は、エミュレータの電源切断と同時に消
滅される。このため、電源切断直前の設定条件からデバ
ッグを再開したい場合でも、レジスタの内容をプログラ
ム実行により再設定する必要があり、エミュレータの電
源投入後直ちにデバッグを再開することができない。

しかも、デバッグ対象となるプログラムをエミュレータ
にロードして該プログラムを実行させても、レジスタ設
定命令が確実に実行されない場合があり、かかる場合に
はレジスタ設定に抜けが生じたり、誤設定が生じたりし
て、ソフトウェアデバッグを効率的に行えない。

本発明の目的は、ソフトウェアデバッグの再開時に、エ
ミュレーション用プロセッサによって管理されるアドレ
ス空間に存在する各種レジスタの情報設定を容易にしか
も適確に行うことができ、これによってソフトウェアデ
バッグ効率の向上を図ることができるエミュレータを提
供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述および添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示されている発明のうち代表的なものの
概要を簡単に説明すれば下記の通りである。

すなわち、エミュレーション用マイクロプロセッサによ
って管理されるアドレス空間に存在するレジスタの保持
内容を記録することによって、レジスタ保持状態の再現
を可能とするレジスタ情報管理手段を設けてエミュレー
タを構成したものである。

ここで、上記レジスタ情報管理手段を容易に実現するに
は、レジスタ保持情報を記憶可能な記憶手段と、上記レ
ジスタがアクセスされた際に上記記憶手段を動作可能と
する制御手段とを含んで上記レジスタ情報管理手段を構
成するとよく、更にエミュレータ全体の動作制御を司る
コントロールプロセッサとの間で上記レジスタ保持情報
のロード・セーブの容易化を図るには、上記記憶手段及
び制御手段をエミュレーションバスとコントロールバス
とに択一的に結合可能なバス切換え手段を設けるとよい
。

〔作　用〕

上記した手段によれば、エミュレーション用プロセッサ
によって管理されるアドレス空間に存在するレジスタの
保持内容が記録され、このことが、デバッグ再開時に、
上記レジスタの情報設定を容易にしかも適確に行い得る
ように作用し、ソフトウェアデバッグ効率向上を達成す
る。

〔実　施　例〕

第２図には本発明の一実施例であるエミュレータが示さ
れる。

第２図に示されるエミュレータは、その本体７から延長
されたケーブル４の先端のプラグが、ターゲットシステ
ム３に設けられたターゲットマイクロプロセッサ用ソケ
ット５に結合されることにより、ターゲットマイクロプ
ロセッサの機能を代行するようなエミュレーション機能
を備える。

エミュレータ本体７は、ターゲットステム３に含まれる
ターゲットマイクロプロセッサの機能を代行するスレー
ブマイクロプロセッサ（ＳＭＣＵ）１８が設けられ、こ
のスレーブマイクロプロセッサ１８がインタフェース１
４を介してケーブル４に結合されている。ここでこのス
レーブマイクロプロセッサ１８が、本発明におけるエミ
ュレーション用マイクロプロセッサに該当する。また、
ターゲットシステム３とスレーブマイクロプロセッサ１
８とがやりとりする情報やスレーブマイクロプロセッサ
１８の内部状態に応する情報がエミュレーションバス１
６に与えられ、またこのエミュレーションバス１６を介
してエミュレーションのだめの各種制御信号や情報がス
レーブマイクロプロセッサ１８に与えられるようになっ
ている。

エミュレーションバス１６は、スレーブアドレスバス（
ＳＭＡＤＤ）やスレーブデータバス（ＳＭＤＡＴ）を含
み、このエミュレーションバス１６には、スレーブマイ
クロプロセッサ１８がターゲットマイクロプロセッサの
機能を代行する際に該プロセッサ１８の所定の状態切換
えを行うエミュレーション制御部８、スレーブマイクロ
プロセッサ１８の制御状態やエミュレーションバス１６
の状態を監視してその状態が予め設定された状態に達し
たときエミュレーション動作をブレークするためのブレ
ーク制御部９、エミュレーションバス１６に与えられる
データやアドレスさらには制御情報を逐次トレースして
蓄えるトレースメモリ部１０、ターゲットシステムに含
まれるべきデータメモリやプログラムメモリを代行する
ためのエミュレーションメモリ部１１が夫々結合される
。

上記エミュレーション制御部８、ブレーク制御部９、ト
レースメモリ部１０、およびエミュレーションメモリ部
１１はマスクアドレスバス（ＭＭＡＤＤ）やマスタデー
タバス（ＭＭＤＡＴ）を含むコントロールバス１７を通
じてマスタマイクロプロセッサ（ＭＭＣＵ）１２の制御
を受けるようになっている。更にエミュレーションバス
１６とコントロールバス１７との間には、本発明が適用
されたレジスタ情報管理部１９が設けられている。

尚、コントロールバス１７にはシリアルインタフェース
１３が結合され、このシリアルインタフェース１３を介
して上記マスタマイクロプロセッサ１２とシステム開発
装置１との間でデータのやりとりが行われるようになっ
ている。

第１図には上記レジスタ情報管理部１９の詳細な構成が
示される。このレジスタ情報管理部１９は、上記エミュ
レーション用マイクロプロセッサ１８によって管理され
るアドレス空間に配置されたレジスタの保持情報を記録
することによって該レジスタの保持状態の再現を可能と
するもので、特に制限されないが、レジスタ保持情報を
記憶可能なレジスタ内容記憶用メモリ２１と、上記エミ
ュレーション用マイクロプロセッサ１８によって上記レ
ジスタがアクセスされたことをアドレス信号の上位ビッ
トから判断し、チップセレクト信号Ｃ８をアサートする
ことによって上記レジスタ内容記憶用メモリ２１を動作
可能状態とするレジスタマツプコントローラ２２とを有
し、更に、上記レジスタ内容記憶用メモリ２１及びレジ
スタマツプコントローラ２２を上記エミュレーションバ
ス１６とコントロールバス１７とに択一的に結合可能な
バス切換え手段例えばマルチプレクサ２０゜２３を備え
る。

すなわち、マルチプレクサ２０．２２によってマスタデ
ータバスＭＭＤＡＴ及びマスクアドレスバスＭＭＡＤが
レジスタ内容記憶用メモリ２１及びレジスタマツプコン
トローラ２２に結合された場合には、マスタマイクロプ
ロセッサ１２によってレジスタ内容記録用メモリ２１の
リード・ライト動作が可能とされ、また、マルチプレク
サ２０゜２２によってスレーブデータバスＳＭＤＡＴ及
びスレーブアドレスバスＳＭＡＤＤがレジスタ内容記録
用メモリ２１及びレジスタマツプコントローラ２２に結
合された場合には、スレーブマイクロプロセッサ１８に
よってレジスタ内容記録用メモリ２１のリード・ライト
動作が可能とされる。

ここで、上記レジスタ情報管理部１９が本発明における
レジスタ情報管理手段に該当し、上記レジスタ内容記録
用メモリ２１が本発明における記憶手段に該当し、上記
レジスタマツプコントローラ２２が本発明における制御
手段に該当する。

上記レジスタ内容記録用メモリ２１は、特に制限されな
いが、スレーブマイクロプロセッサ１８によって管理さ
れるアドレス空間のうちレジスタについての空間を網羅
できる数ビットのアドレス入力端子を有するＳＲＡＭ（
スタティック・ランダム・アクセス・メモリ）を主体と
して形成されている。そしてこのメモリ２１は、エミュ
レーション実行中において、スレーブマイクロプロセッ
サ１８から出力されるアドレス信号の例えば下位数ビッ
トが入力されると共にレジスタマツプコントローラ２２
によるチップ選択制御を受け、当該スレーブマイクロプ
ロセッサ１８によって管理されるアドレス空間に存在す
るレジスタの保持内容書換え時や読出し時に、当該レジ
スタと同時にアクセスされるようになっている。ここで
スレーブマイクロプロセッサ１８によって管理されるア
ドレス空間に存在するレジスタについては、読出し専用
レジスタ、書込み専用レジスタ、読出し書込み可能レジ
スタなど複数のレジスタが挙げられる。

上記構成において、ソフトウェアデバッグを中断する場
合には、エミュレータ本体７の電源を切断する直前に、
エミュレーションメモリ部１１内のデバッグ対象プログ
ラムをセーブするのと同様に、レジスタ内容記録用メモ
リ２１の記録内容をマスタマイクロプロセッサ１２の制
御下でセーブしく例えばフロッピーディスク等に当該記
録内容を保持させる）、次のデバッグ再開のための電源
投入直後に、当該記録内容をレジスタ内容記録用メモリ
２１を介して該当レジスタにロードするようにすれば、
スレーブマイクロプロセッサ１８によって管理されるア
ドレス空間に存在するレジスタの情報設定を容易に行う
ことができる。

上記実施例によれば以下の作用効果を得ることができる
。

（１）スレーブマイクロプロセッサ１８によって管理さ
れるアドレス空間に存在するレジスタの保持内容がレジ
スタ内容記録用メモリ２１に記録されるようになってい
るので、このメモリ２１の記録内容をエミュレータの電
源切断直前にセーブしておくことにより、デバッグ再開
時のレジスタ設定を容易にしかも適確に行うことができ
る。

（２）上記（１）の効果により、デバッグ再開時毎にレ
ジスタの初期設定のためのプログラムを実行させるなど
の手間を省略でき、また、レジスタの誤設定を排除でき
、ソフトウェアデバッグ効率の向上を図ることができる
。

（３）また、レジスタ保持情報を記憶可能なレジスタ内
容記録用メモリ２１と、スレーブマイクロプロセッサ１
８によって管理されるアドレス空間に配置されたレジス
タがアクセスされた場合に上記レジスタ内容記録用メモ
リ２１を動作可能状態とするレジスタマツプコントロー
ラ２２とを含むことによりレジスタ情報管理部１９を簡
単に構成することができる。

（４）更に、レジスタ内容記録用メモリ２１及びレジス
タマツプコントローラ２２をエミュレーションバス１６
とコントロールバス１７とに択一的に結合可能なマルチ
プレクサ２０．２２を設けることにより、レジスタ情報
のロード・セーブを容易に行うことができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。

例えば、エミュレータの電源切断後においてもレジスタ
内容記録用メモリ２１の記録内容を保持可能とするため
、該メモリ２１のバックアップ電源を備えるようにして
もよい。この場合にはレジスタ内容記録用メモリ２１の
記録内容のロード・セーブは不要となる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、エミュレーション用プロセッサによって管理
されるアドレス空間に存在するレジスタの保持内容がレ
ジスタ情報管理手段によって記録されることにより、デ
バッグ再開時のレジスタ設定を容易にしかも適確に行う
ことができ、ソフトウェアデバッグの効率向上を図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるエミュレータの主要部
構成ブロック図、 第２図は本発明の一実施例であるエミュレータのブロッ
ク図である。 ７・・・エミュレータ本体、１２・・・マスタマイクロ
プロセッサ、１６・・・エミュレーションバス、１７・
・・コントロールバス、１８・・・スレーブマイクロプ
ロセッサ、１９・・レジスタ情報管理部、２０，２３・
・・マルチプレクサ、２１・・・レジスタ内容記録用メ
モリ、２２・・・レジスタマツプコントローラ。 第 図 １９−レジ′ズク慣ギ置咽■！竹心

Claims (1)

1. 【特許請求の範囲】 １、ソフトウェアデバッグ対象とされるプログラムをエ
   ミュレーション用マイクロプロセッサに実行させること
   でソフトウェアの開発支援を可能とするエミュレータに
   おいて、上記エミュレーション用マイクロプロセッサに
   よって管理されるアドレス空間に存在するレジスタの保
   持情報を記録することによって、レジスタ保持状態の再
   現を可能とするレジスタ情報管理手段を含むことを特徴
   とするエミュレータ。 ２、上記レジスタ情報管理手段は、レジスタ保持情報を
   記憶可能な記憶手段と、上記エミュレーション用マイク
   ロプロセッサによって上記レジスタがアクセスされた際
   に上記記憶手段を動作可能状態とする制御手段とを含む
   請求項１記載のエミュレータ。 ３、エミュレータ全体の動作制御を司るコントロールプ
   ロセッサに結合されたコントロールバスと、上記エミュ
   レーション用プロセッサに結合されたエミュレーション
   バスとを備え、上記レジスタ情報管理手段は、上記記憶
   手段及び制御手段を上記エミュレーションバスとコント
   ロールバスとに択一的に結合可能なバス切換え手段を含
   む請求項２記載のエミュレータ。