JPH0311681B2 - - Google Patents
Info
- Publication number
- JPH0311681B2 JPH0311681B2 JP13685983A JP13685983A JPH0311681B2 JP H0311681 B2 JPH0311681 B2 JP H0311681B2 JP 13685983 A JP13685983 A JP 13685983A JP 13685983 A JP13685983 A JP 13685983A JP H0311681 B2 JPH0311681 B2 JP H0311681B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- output
- input
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Description
（技術分野）
本発明は、アナログの周波変調波（FM波）を
デイジタル信号処理を用いて復調された信号にお
いて、オフセツトの影響で変動する直流変動をデ
イジタル信号処理を用いて抑圧するFM復調用直
流レベル自動制御回路に関する。 （従来技術） 従来の周波数変調波の復調に用いる周波数弁別
器を第１図に示す。 第１図において、周波数変調波はその中心周波
数0に同調したLC並列共振回路を介した中心周
波数0より高い同調周波数1に同調した回路と、
低い同調周波数2に同調した回路とに相互インダ
クタンスＭを介して結合する。 ダイオードD1D2により各々の出力電圧の極性
は反転する故その検波特性は互いの和で示され第
２図の様になる。よつて中心周波数0より高い周
波数変調波が入力された場合は正の電圧、中心周
波数0より低い周波数変調波が入力された場合は
負の電圧が発生し、周波数変調波の復調ができ
る。 中心周波数0に対してΔのオフセツトが加わ
ると中心周波数は0＋Δとなり、第２図から分
かる様に直流成分が発生する。従来、このオフセ
ツトによる直流変動分の除去は30Hzでインピーダ
ンス100kΩ程度のコンデンサーCOを検波器の後
に附加していた。 しかし、デイジタル信号処理された復調器およ
びそれ以降のベースバンド処理回路、音声信号処
理回路がデイジタル信号処理されているため、オ
フセツトに基づく直流変動は、コンデンサで除去
することはできない。 （発明の目的） 本発明はデイジタル信号処理された周波数変調
波の復調信号のオフセツトに基づく直流変動を、
簡単な回路で、短時間に抑制できるようにしたも
ので、以下詳細に説明する。 （発明の構成） 第３図は本発明の第１の実施例であるFM復調
器及び直流レベル自動制御回路のブロツク図を示
したものである。第３図において点線枠Ａ内が
FM復調器を示したものであり、５は周波数変調
波が入力する入力端子、６はクロツク周波数が入
力するクロツク端子、７はサンプリング周波数が
入力するサンプリング端子、８は所定のスレツシ
ヨルド値と比較を行なうコンパレータもしくはイ
ンバータ等を用いたゲート回路、９はリセツトパ
ルス発生器、１０はカウンタＡ、１１はレジスタ
Ａ、１２はレジスタＢ、１３はレジスタＣ、１４
は演算回路であり本実施例では読み出し専用メモ
リを用いている。１５はシフトレジスタ、１６は
差分回路、である。点線枠Ｂ内は本発明の目的と
する直流レベル自動制御回路であり、以下のもの
で構成されている。１８は加算回路、１９は比較
回路Ａ、２０は比較回路Ｃ、２１はエクスクルー
シブオア回路（以下EX−OR回路という）、２２
はアンド回路、２３はカウンタＢ、２４はオア回
路、２５は復調信号の上限値の入力端子、２６は
復調信号の下限値の入力端子、２７は復調信号の
直流値の入力端子、２８はインバータ、２９は出
力端子である。 次に第３図の実施例の動作を説明する。アナロ
グの周波数変調波は入力端子５より入力され、ゲ
ート回路に入力される。このゲート回路において
入力周波数変調波は矩形波に変換される。この矩
形波の立ち上がりパルスを受けリセツトパルス発
生回路９はリセツトパルスを発生する。このリセ
ツトパルスによりカウンタ１０及びレジスタＢ１
２はリセツトされ、カウンタ１０は最初からカウ
ントを開始する。すなわちカウンタ１０はクロク
端子６から入力されるクロツク周波数を受けカウ
ントアツプしていく。またクロツク周波数のタイ
ミングでカウンタ１０のカウント値はレジスタＡ
１１、レジスタＣ１３に順次転送されるが、ゲー
ト回路８から出力される矩形パルスはレジスタＡ
１１にも入力され、その矩形パルスの立ち下がり
でレジスタＡ１１をリセツトしており、リセツト
されるまでカウント値が矩形入力周波数変調波の
ハイレベルでのカウンタ出力値としてレジスタＣ
１３に更新格納される。 一方、カウンタ１０のカウント値出力はクロツ
ク周波数のタイミングでレジスタＢ１２に転送さ
れるが、サンプリング端子７よりサンプリング周
波数がレジスタＢ１２のセツト・リセツト端子に
入力されておりサンプリング周波数の立ち上がり
でレジスタＢ１２がリセツトされるまで、カウン
タ１０のカウント値出力はレジスタＢ１２に更新
格納される。 次に、サンプリング時点でのレジスタＣ１３及
びレジスタＢ１２に格納された各カウント値は演
算回路１４に入力され、所定の演算を行なう。 次に演算回路１４における演算内容について第
５図を用いて説明する。第４図において、(a)はゲ
ート回路４０により矩形パルス化された矩形入力
周波数変調波であり、矩形パルスのハイレベルと
ローレベルが交互にくりかえしている。(b)はこの
矩形入力周波数変調波の瞬時位相を示したもので
あり、縦軸は位相θ(t)を示しており、時点t0、
t2、t4ではθ(t)＝0or2π、時点t1、t3ではθ(t)＝π
である。 また、時点t0、t2、t4は矩形入力周波数変調波
の立ち上がり時点、t1、t3は矩形入力周波数変調
波の立ち下がり時点を示す。 これら(a)、(b)の各波形の横方向を時間軸を示し
たものであり、互いにタイミングを対応させたも
のである。時点T0、T1、T2はサンプリング時点
を示したものである。 周波数変調波の中心周波数が変調波に比べて十
分高いとすれば（t1−t0）の時間と（t2−t1）の
時間はほぼ等しいと考えられる。よつて、t0とt1
とにおける入力周波数変調波の瞬時位相の差はπ
となる。すなわち、t0からt1までのカウンタ１０
の出力は、 2N≡π ……(1) となる。ここでＮはカウンタのビツト数である。
よつてサンプリング時点T1での予測される瞬時
位相は、 θ（T1）＝π／t1−t0（T1−t0） ……(2) となる。 また、サンプリング時点T2の様に、矩形入力
FM信号のハイレベルにあるときは、その前のカ
ウンタ出力をもつて瞬時位相を算出する。その関
係を(3)式で示す。 θ（T1）＝π／t3−t2（T2−t4） ……(3) 本実施例における演算回路では(2)式、(3)式の演
算を予じめ別途行なつてその計算結果を読み出し
専用メモリに入れておき、（t1−t0）または（t3−
t2）を第１のアドレス入力、（T1−t0）または
（T2−T4）を第２のアドレス入力とすることによ
り(2)式、(3)式の演算結果出力を得ているが、他の
演算手段を用いてもよい。このようにして演算回
路１４より各サンプリング時点での瞬時位相が算
出される。 次にシフトレジスタ１５と差分回路１６とを用
いて、入力周波数変調波を検波する。 まず、入力周波数変調波は(4)式であらわされ、
矩形入力周波数変調波は(5)式であらわされる。 gi(t)＝Accos（2πc＋φ(t)） ……(4) gi(t)＝rect（2πc＋φ(t)） ……(5) φ(t)＝ΔF／nsin（2πnｔ） ……(6) ここではAcは入力周波数変調波の振幅、cは周波
数変調波の中心周波数、nは変調波の周波数、
ΔFは最大周波数偏位を示す。 よつて(2)式で求めた瞬時位相はT1＝kT（ｋは
任意の整数）の時間において θ（kT）＝2πckT＋φ（kT） ……(7) となる。 よつてシフトレジスタ１５によつてｎビツト遅
延した瞬時位相は θ（（ｋ−ｎ）Ｔ）＝2πc（ｋ−ｎ）Ｔ ＋φ（（ｋ−ｎ）Ｔ） ……(8) となる。 (7)式と(8)式で求められた瞬時位相を差分回路１
６で差を求めれば(9)式となる。 ｄ（kT）＝2nπcＴ＋nTdφ(t)／dt｜t=kT ……(9) よつて(9)式は(6)式を用いて(10)式を得る。 ｄ（kT）＝2nπcＴ ＋2nπΔTcos（2πnkT） ……(10) この(10)式から明らかなように入力周波数変調波
は復調される。 ここで得られた復調信号はキヤリアオフセツト
のある場合、直流的に変化する。 キヤリアオフセツトのある場合のFM信号は gi(t)＝ACcos（2π（c＋Δ）ｔ＋φ(t)）
……（11） この時の検波出力は、ｔ＝kT（Ｔ＝１／s、ｋ
は任意の整数）において（12）式で示される。 ｄ（kT）＝2nπ〔c／s＋Δ／s〕 ＋2nπΔF／scos2πnｔ｜t=kT ……（12） ここでｎはシフトジスタの遅延ビツト数、Cは
周波数変調波の中心周波数、Sはサンプリング周
波数、Δはキヤリアオフセツト周波数、ΔFは最
大周波数偏位、n変調信号である。 (3)式からキヤリアオフセツト周波数±Δが変
化すれば、直流成分2nπ〔c／s＋Δ／s〕が±2
nπΔ／s 変化する。例えばｎ＝16ビツト、S＝200kHz、
Δf＝2kHzの場合±2nπΔ／s＝±1.005だけ変化す る。 第３図のブロツク図に従つて、演算回路１４の
出力までをシユミレーシヨンした結果を第５図に
示す。 なお、第５図の縦軸は、演算回路１４の出力を
DA変換して示したものであり、横軸は時間であ
る。ここで横軸は時間で縦軸は出力を示す。 周波数変調波の中心周波数は455kHzでカウン
タのクロツク周波数は25.6MHz、サンプリング周
波数は200kHz、シストレジスタ３１２の遅延は
16ビツト、変調周波数は3kHzとしキヤリアオフ
セツト周波数Δは±2kHz、最大周波数偏位ΔFは
2.5kHzである。よつて、周波数変調波の中心周波
数は最大で457kHz、最少で453kHzで、その時の
直流レベルは約±１変化する。これは先の検討結
果と同様である。 以上の振幅変動を周波数変調波の中心周波数が
455kHzの時の最大値は（12）式より 2π（ｎc／s−ｍ）＋2nπΔF／s＝3.77（13
） 最少値は（12）式より 2π（ｎc／s−ｍ）＋2nπΔF／s＝1.27（14
） を得る。ここでｍ＝36とする。ｍは直流中心値が
０〜2πの間の値をとるように設定するための任
意の定数である。 ここで、レベル調整値入力端子２７より復調信
号の直流値のレベル調整値X0が入力され、カウ
ンタＢ２３に初期値として設定される。また前記
最大値3.77に前記レベル調整値X0を加算した値が
上限値入力端子２５より上限値（3.77＋X0）とし
て比較回路Ａ１９に入力され、且つ前記最小値
1.27に前記レベル調整値X0を加算した値が下限値
入力端子２６より下限値（1.27＋X0）として比較
回路Ｂ２０に入力される。 本回路において、動作開始直後は、差分回路１
６より入力される復調信号はカウンタＢ２３に最
初に設定されたレベル調整値X0と加算回路１８
で加算される。以下カウンタの出力と復調信号と
が加算されたものを補正復調信号と呼ぶ。この補
正復調信号は出力端子２８より出力される。これ
と同時に、比較回路Ａ１９、比較回路Ｂ２０にも
入力され前記上限値、下限値との比較を行なう。 (イ) 今、キヤリアオフセツトの影響で上限値を越
える補正復調信号が各比較回路に入力されると
比較回路Ａ１９、比較回路２０の比較出力はロ
ーレベルとなる。その結果EX−OR回路２１
はローレベルとなり、また、アンド回路２２の
出力はローレベルとなる。EX−OR回路の出
力がローレベルであると、インバータを介して
入力されるサンプリング周波数はオア回路２４
を経由してカウンタＢ２２にカウントパルスと
して入力される。 カウンタＢ２３ではアンド回路２２の出力が
ローレベルの間だけカウンタＢ２３はレベル調
整値X0を初期値として前記カウントパルスに
基づいてカウントを開始する。この時のカウン
トはカウンタＢ２３の設定値Ｘより一定の補正
値Ｃだけカウントダウンを行う。このカウント
出力は加算回路１８に加えられ、加算回路１８
において差分回路１６より入力される次の復調
信号と加算して、次に新たな補正復調信号を出
力する。この処理は補正復調信号が上限値以下
になるまでくりかえされ、その間カウンタＢ２
３は順次一定の補正値Ｃだけカウントダウンさ
れ、カウンタ出力は変化していく。補正復調信
号が上限値以下になるとその時点で比較回路Ａ
１９の比較出力はハイレベル、比較回路Ｂ２０
の比較出力はローレベルとなつてEX−OR回
路２１の出力がハイレベルとなる。このためオ
ア回路２４よりは一定のハイレベル出力で非パ
ルス出力状態となりカウンタＢ２３はカウント
を行なわず、カウンタ出力はその時点の値に固
定され、これ以降加算回路に入力される復調信
号はこの固定されたカウンタ値と加算され補正
復調信号として出力される。 (ロ) 一方、補正復調信号が下限値より小さい場合
には、比較回路Ａ１９の比較出力はハイレベ
ル、比較回路Ｂ２０の比較出力はハイレベルと
なつて、アンド回路２２の出力はハイレベル、
EX−OR回路２１の出力はローレベルとなる。
これによりカウンタＢ２３はインバータ２８、
オア回路２４を介して入力されるサンプリング
周波数のカウントパルスを受け、カウントＢ２
３の設定値Ｘより一定の補正値Ｃだけカウント
アツプを行なう。このカウンタＢ２３のカウン
ト出力は加算回路１８で復調信号と加算され、
補正復調信号として出力される。この処理は補
正復調信号が下限値以上になるまでくりかえさ
れる。この処理がくりかえされる間カウンタの
設定値Ｘは一定の補正値Ｃだけカウントアツプ
をくりかえしていく。 (ハ) 又比較回路Ａ１９、比較回路Ｂ２０に入力さ
れる補正復調信号が上限値と下限値との間の値
であるときにはEX−OR回路２１の出力がハ
イレベルとなつてオア回路２４は一定のハイレ
ベル出力で非パルス出力状態となり、カウンタ
Ｂ２３にはカウントパルスが入力されない。従
つてこの時のカウンタＢ２３からはその時点で
のカウンタの設定値Ｘそのものが出力されるこ
の出力と差分回路１６よりの復調信号とは加算
回路１８で加算され補正復調信号として出力さ
れる。 以上(イ)、(ロ)、(ハ)で示した各動作状態においては
動作開始直後を主眼にして説明したが、定常動作
中も補正復調信号は常にその上限値、下限値と比
較されており、上限値〜下限値の範囲からはずれ
ると前述の(イ)又は(ロ)の如くして出力レベルの制御
が行なわれる。 ここで各部の出力関係を次の第１表に示す。
デイジタル信号処理を用いて復調された信号にお
いて、オフセツトの影響で変動する直流変動をデ
イジタル信号処理を用いて抑圧するFM復調用直
流レベル自動制御回路に関する。 （従来技術） 従来の周波数変調波の復調に用いる周波数弁別
器を第１図に示す。 第１図において、周波数変調波はその中心周波
数0に同調したLC並列共振回路を介した中心周
波数0より高い同調周波数1に同調した回路と、
低い同調周波数2に同調した回路とに相互インダ
クタンスＭを介して結合する。 ダイオードD1D2により各々の出力電圧の極性
は反転する故その検波特性は互いの和で示され第
２図の様になる。よつて中心周波数0より高い周
波数変調波が入力された場合は正の電圧、中心周
波数0より低い周波数変調波が入力された場合は
負の電圧が発生し、周波数変調波の復調ができ
る。 中心周波数0に対してΔのオフセツトが加わ
ると中心周波数は0＋Δとなり、第２図から分
かる様に直流成分が発生する。従来、このオフセ
ツトによる直流変動分の除去は30Hzでインピーダ
ンス100kΩ程度のコンデンサーCOを検波器の後
に附加していた。 しかし、デイジタル信号処理された復調器およ
びそれ以降のベースバンド処理回路、音声信号処
理回路がデイジタル信号処理されているため、オ
フセツトに基づく直流変動は、コンデンサで除去
することはできない。 （発明の目的） 本発明はデイジタル信号処理された周波数変調
波の復調信号のオフセツトに基づく直流変動を、
簡単な回路で、短時間に抑制できるようにしたも
ので、以下詳細に説明する。 （発明の構成） 第３図は本発明の第１の実施例であるFM復調
器及び直流レベル自動制御回路のブロツク図を示
したものである。第３図において点線枠Ａ内が
FM復調器を示したものであり、５は周波数変調
波が入力する入力端子、６はクロツク周波数が入
力するクロツク端子、７はサンプリング周波数が
入力するサンプリング端子、８は所定のスレツシ
ヨルド値と比較を行なうコンパレータもしくはイ
ンバータ等を用いたゲート回路、９はリセツトパ
ルス発生器、１０はカウンタＡ、１１はレジスタ
Ａ、１２はレジスタＢ、１３はレジスタＣ、１４
は演算回路であり本実施例では読み出し専用メモ
リを用いている。１５はシフトレジスタ、１６は
差分回路、である。点線枠Ｂ内は本発明の目的と
する直流レベル自動制御回路であり、以下のもの
で構成されている。１８は加算回路、１９は比較
回路Ａ、２０は比較回路Ｃ、２１はエクスクルー
シブオア回路（以下EX−OR回路という）、２２
はアンド回路、２３はカウンタＢ、２４はオア回
路、２５は復調信号の上限値の入力端子、２６は
復調信号の下限値の入力端子、２７は復調信号の
直流値の入力端子、２８はインバータ、２９は出
力端子である。 次に第３図の実施例の動作を説明する。アナロ
グの周波数変調波は入力端子５より入力され、ゲ
ート回路に入力される。このゲート回路において
入力周波数変調波は矩形波に変換される。この矩
形波の立ち上がりパルスを受けリセツトパルス発
生回路９はリセツトパルスを発生する。このリセ
ツトパルスによりカウンタ１０及びレジスタＢ１
２はリセツトされ、カウンタ１０は最初からカウ
ントを開始する。すなわちカウンタ１０はクロク
端子６から入力されるクロツク周波数を受けカウ
ントアツプしていく。またクロツク周波数のタイ
ミングでカウンタ１０のカウント値はレジスタＡ
１１、レジスタＣ１３に順次転送されるが、ゲー
ト回路８から出力される矩形パルスはレジスタＡ
１１にも入力され、その矩形パルスの立ち下がり
でレジスタＡ１１をリセツトしており、リセツト
されるまでカウント値が矩形入力周波数変調波の
ハイレベルでのカウンタ出力値としてレジスタＣ
１３に更新格納される。 一方、カウンタ１０のカウント値出力はクロツ
ク周波数のタイミングでレジスタＢ１２に転送さ
れるが、サンプリング端子７よりサンプリング周
波数がレジスタＢ１２のセツト・リセツト端子に
入力されておりサンプリング周波数の立ち上がり
でレジスタＢ１２がリセツトされるまで、カウン
タ１０のカウント値出力はレジスタＢ１２に更新
格納される。 次に、サンプリング時点でのレジスタＣ１３及
びレジスタＢ１２に格納された各カウント値は演
算回路１４に入力され、所定の演算を行なう。 次に演算回路１４における演算内容について第
５図を用いて説明する。第４図において、(a)はゲ
ート回路４０により矩形パルス化された矩形入力
周波数変調波であり、矩形パルスのハイレベルと
ローレベルが交互にくりかえしている。(b)はこの
矩形入力周波数変調波の瞬時位相を示したもので
あり、縦軸は位相θ(t)を示しており、時点t0、
t2、t4ではθ(t)＝0or2π、時点t1、t3ではθ(t)＝π
である。 また、時点t0、t2、t4は矩形入力周波数変調波
の立ち上がり時点、t1、t3は矩形入力周波数変調
波の立ち下がり時点を示す。 これら(a)、(b)の各波形の横方向を時間軸を示し
たものであり、互いにタイミングを対応させたも
のである。時点T0、T1、T2はサンプリング時点
を示したものである。 周波数変調波の中心周波数が変調波に比べて十
分高いとすれば（t1−t0）の時間と（t2−t1）の
時間はほぼ等しいと考えられる。よつて、t0とt1
とにおける入力周波数変調波の瞬時位相の差はπ
となる。すなわち、t0からt1までのカウンタ１０
の出力は、 2N≡π ……(1) となる。ここでＮはカウンタのビツト数である。
よつてサンプリング時点T1での予測される瞬時
位相は、 θ（T1）＝π／t1−t0（T1−t0） ……(2) となる。 また、サンプリング時点T2の様に、矩形入力
FM信号のハイレベルにあるときは、その前のカ
ウンタ出力をもつて瞬時位相を算出する。その関
係を(3)式で示す。 θ（T1）＝π／t3−t2（T2−t4） ……(3) 本実施例における演算回路では(2)式、(3)式の演
算を予じめ別途行なつてその計算結果を読み出し
専用メモリに入れておき、（t1−t0）または（t3−
t2）を第１のアドレス入力、（T1−t0）または
（T2−T4）を第２のアドレス入力とすることによ
り(2)式、(3)式の演算結果出力を得ているが、他の
演算手段を用いてもよい。このようにして演算回
路１４より各サンプリング時点での瞬時位相が算
出される。 次にシフトレジスタ１５と差分回路１６とを用
いて、入力周波数変調波を検波する。 まず、入力周波数変調波は(4)式であらわされ、
矩形入力周波数変調波は(5)式であらわされる。 gi(t)＝Accos（2πc＋φ(t)） ……(4) gi(t)＝rect（2πc＋φ(t)） ……(5) φ(t)＝ΔF／nsin（2πnｔ） ……(6) ここではAcは入力周波数変調波の振幅、cは周波
数変調波の中心周波数、nは変調波の周波数、
ΔFは最大周波数偏位を示す。 よつて(2)式で求めた瞬時位相はT1＝kT（ｋは
任意の整数）の時間において θ（kT）＝2πckT＋φ（kT） ……(7) となる。 よつてシフトレジスタ１５によつてｎビツト遅
延した瞬時位相は θ（（ｋ−ｎ）Ｔ）＝2πc（ｋ−ｎ）Ｔ ＋φ（（ｋ−ｎ）Ｔ） ……(8) となる。 (7)式と(8)式で求められた瞬時位相を差分回路１
６で差を求めれば(9)式となる。 ｄ（kT）＝2nπcＴ＋nTdφ(t)／dt｜t=kT ……(9) よつて(9)式は(6)式を用いて(10)式を得る。 ｄ（kT）＝2nπcＴ ＋2nπΔTcos（2πnkT） ……(10) この(10)式から明らかなように入力周波数変調波
は復調される。 ここで得られた復調信号はキヤリアオフセツト
のある場合、直流的に変化する。 キヤリアオフセツトのある場合のFM信号は gi(t)＝ACcos（2π（c＋Δ）ｔ＋φ(t)）
……（11） この時の検波出力は、ｔ＝kT（Ｔ＝１／s、ｋ
は任意の整数）において（12）式で示される。 ｄ（kT）＝2nπ〔c／s＋Δ／s〕 ＋2nπΔF／scos2πnｔ｜t=kT ……（12） ここでｎはシフトジスタの遅延ビツト数、Cは
周波数変調波の中心周波数、Sはサンプリング周
波数、Δはキヤリアオフセツト周波数、ΔFは最
大周波数偏位、n変調信号である。 (3)式からキヤリアオフセツト周波数±Δが変
化すれば、直流成分2nπ〔c／s＋Δ／s〕が±2
nπΔ／s 変化する。例えばｎ＝16ビツト、S＝200kHz、
Δf＝2kHzの場合±2nπΔ／s＝±1.005だけ変化す る。 第３図のブロツク図に従つて、演算回路１４の
出力までをシユミレーシヨンした結果を第５図に
示す。 なお、第５図の縦軸は、演算回路１４の出力を
DA変換して示したものであり、横軸は時間であ
る。ここで横軸は時間で縦軸は出力を示す。 周波数変調波の中心周波数は455kHzでカウン
タのクロツク周波数は25.6MHz、サンプリング周
波数は200kHz、シストレジスタ３１２の遅延は
16ビツト、変調周波数は3kHzとしキヤリアオフ
セツト周波数Δは±2kHz、最大周波数偏位ΔFは
2.5kHzである。よつて、周波数変調波の中心周波
数は最大で457kHz、最少で453kHzで、その時の
直流レベルは約±１変化する。これは先の検討結
果と同様である。 以上の振幅変動を周波数変調波の中心周波数が
455kHzの時の最大値は（12）式より 2π（ｎc／s−ｍ）＋2nπΔF／s＝3.77（13
） 最少値は（12）式より 2π（ｎc／s−ｍ）＋2nπΔF／s＝1.27（14
） を得る。ここでｍ＝36とする。ｍは直流中心値が
０〜2πの間の値をとるように設定するための任
意の定数である。 ここで、レベル調整値入力端子２７より復調信
号の直流値のレベル調整値X0が入力され、カウ
ンタＢ２３に初期値として設定される。また前記
最大値3.77に前記レベル調整値X0を加算した値が
上限値入力端子２５より上限値（3.77＋X0）とし
て比較回路Ａ１９に入力され、且つ前記最小値
1.27に前記レベル調整値X0を加算した値が下限値
入力端子２６より下限値（1.27＋X0）として比較
回路Ｂ２０に入力される。 本回路において、動作開始直後は、差分回路１
６より入力される復調信号はカウンタＢ２３に最
初に設定されたレベル調整値X0と加算回路１８
で加算される。以下カウンタの出力と復調信号と
が加算されたものを補正復調信号と呼ぶ。この補
正復調信号は出力端子２８より出力される。これ
と同時に、比較回路Ａ１９、比較回路Ｂ２０にも
入力され前記上限値、下限値との比較を行なう。 (イ) 今、キヤリアオフセツトの影響で上限値を越
える補正復調信号が各比較回路に入力されると
比較回路Ａ１９、比較回路２０の比較出力はロ
ーレベルとなる。その結果EX−OR回路２１
はローレベルとなり、また、アンド回路２２の
出力はローレベルとなる。EX−OR回路の出
力がローレベルであると、インバータを介して
入力されるサンプリング周波数はオア回路２４
を経由してカウンタＢ２２にカウントパルスと
して入力される。 カウンタＢ２３ではアンド回路２２の出力が
ローレベルの間だけカウンタＢ２３はレベル調
整値X0を初期値として前記カウントパルスに
基づいてカウントを開始する。この時のカウン
トはカウンタＢ２３の設定値Ｘより一定の補正
値Ｃだけカウントダウンを行う。このカウント
出力は加算回路１８に加えられ、加算回路１８
において差分回路１６より入力される次の復調
信号と加算して、次に新たな補正復調信号を出
力する。この処理は補正復調信号が上限値以下
になるまでくりかえされ、その間カウンタＢ２
３は順次一定の補正値Ｃだけカウントダウンさ
れ、カウンタ出力は変化していく。補正復調信
号が上限値以下になるとその時点で比較回路Ａ
１９の比較出力はハイレベル、比較回路Ｂ２０
の比較出力はローレベルとなつてEX−OR回
路２１の出力がハイレベルとなる。このためオ
ア回路２４よりは一定のハイレベル出力で非パ
ルス出力状態となりカウンタＢ２３はカウント
を行なわず、カウンタ出力はその時点の値に固
定され、これ以降加算回路に入力される復調信
号はこの固定されたカウンタ値と加算され補正
復調信号として出力される。 (ロ) 一方、補正復調信号が下限値より小さい場合
には、比較回路Ａ１９の比較出力はハイレベ
ル、比較回路Ｂ２０の比較出力はハイレベルと
なつて、アンド回路２２の出力はハイレベル、
EX−OR回路２１の出力はローレベルとなる。
これによりカウンタＢ２３はインバータ２８、
オア回路２４を介して入力されるサンプリング
周波数のカウントパルスを受け、カウントＢ２
３の設定値Ｘより一定の補正値Ｃだけカウント
アツプを行なう。このカウンタＢ２３のカウン
ト出力は加算回路１８で復調信号と加算され、
補正復調信号として出力される。この処理は補
正復調信号が下限値以上になるまでくりかえさ
れる。この処理がくりかえされる間カウンタの
設定値Ｘは一定の補正値Ｃだけカウントアツプ
をくりかえしていく。 (ハ) 又比較回路Ａ１９、比較回路Ｂ２０に入力さ
れる補正復調信号が上限値と下限値との間の値
であるときにはEX−OR回路２１の出力がハ
イレベルとなつてオア回路２４は一定のハイレ
ベル出力で非パルス出力状態となり、カウンタ
Ｂ２３にはカウントパルスが入力されない。従
つてこの時のカウンタＢ２３からはその時点で
のカウンタの設定値Ｘそのものが出力されるこ
の出力と差分回路１６よりの復調信号とは加算
回路１８で加算され補正復調信号として出力さ
れる。 以上(イ)、(ロ)、(ハ)で示した各動作状態においては
動作開始直後を主眼にして説明したが、定常動作
中も補正復調信号は常にその上限値、下限値と比
較されており、上限値〜下限値の範囲からはずれ
ると前述の(イ)又は(ロ)の如くして出力レベルの制御
が行なわれる。 ここで各部の出力関係を次の第１表に示す。
【表】
以上の動作によつてキヤリアオフセツトに基づ
く直流レベル変動を抑圧できる。 第１の実施例では第３図において、カウンタＢ
２３と加算回路１８とを直接接続しているが、カ
ウンタＢ２３と加算回路１８の間に差分回路を入
れ、一方の入力として前記レベル調整値X0を入
力し、他方の入力としてのカウンタＢ２３の出力
との差分を求め、これを加算回路１８に入力する
ようにすることもできる。このようにすれば復調
信号の直流レベルは前記最大値、最小値の中心値
（3.77＋1.27）／２＝2.52となり復調信号は第５図
のFc＝455kHzの特性と同じくなる。第１の実施
例では第３図において、比較回路Ａ１９、比較回
路Ｂ２０を用いているが、読み出し専用メモリを
用いても同じ動作することができる。 （発明の効果） 以上説明したように、本発明によれば簡単なデ
イジタル信号処理技術を用いてキヤリアオフセツ
トによる直流レベル変動を抑圧できるため、デイ
ジタル信号処理されたベースバンド処理回路に本
発明回路を介して直接接続でき、復調部の全IC
化が可能となる。
く直流レベル変動を抑圧できる。 第１の実施例では第３図において、カウンタＢ
２３と加算回路１８とを直接接続しているが、カ
ウンタＢ２３と加算回路１８の間に差分回路を入
れ、一方の入力として前記レベル調整値X0を入
力し、他方の入力としてのカウンタＢ２３の出力
との差分を求め、これを加算回路１８に入力する
ようにすることもできる。このようにすれば復調
信号の直流レベルは前記最大値、最小値の中心値
（3.77＋1.27）／２＝2.52となり復調信号は第５図
のFc＝455kHzの特性と同じくなる。第１の実施
例では第３図において、比較回路Ａ１９、比較回
路Ｂ２０を用いているが、読み出し専用メモリを
用いても同じ動作することができる。 （発明の効果） 以上説明したように、本発明によれば簡単なデ
イジタル信号処理技術を用いてキヤリアオフセツ
トによる直流レベル変動を抑圧できるため、デイ
ジタル信号処理されたベースバンド処理回路に本
発明回路を介して直接接続でき、復調部の全IC
化が可能となる。
第１図は従来の周波数弁別器の回路構成図、第
２図は周波数弁別器の検波特性図、第３図は本発
明の第１の実施例を示した図、第４図は本発明の
第１の実施例の動作原理図、第５図は本発明の復
調器のシユミレーシヨン結果を示した図。 １８……加算回路、１９……比較回路Ａ、２０
……比較回路Ｂ、２１……EX−OR回路、２２
……アンド回路、２３……カウンタＢ、２４……
オア回路、２８……インバータ。
２図は周波数弁別器の検波特性図、第３図は本発
明の第１の実施例を示した図、第４図は本発明の
第１の実施例の動作原理図、第５図は本発明の復
調器のシユミレーシヨン結果を示した図。 １８……加算回路、１９……比較回路Ａ、２０
……比較回路Ｂ、２１……EX−OR回路、２２
……アンド回路、２３……カウンタＢ、２４……
オア回路、２８……インバータ。
Claims (1)
- 【特許請求の範囲】 １ デイジタル信号処理されて入力される周波数
変調波の復調信号とカウンタの出力とを加算して
補正復調信号Ｆを出力する加算回路と、 前記補正復調信号Ｆと予め定められた上限値
（X0＋α）とを比較して、Ｆ＞（X0＋α）の場合
第１の比較出力を、Ｆ≦（X0＋α）の場合第２の
比較出力を出力する第１の比較回路と、 前記補正復調信号Ｆと予め定められた下限値
（X0＋β）とを比較して、Ｆ≧（X0＋β）の場合
第１の比較出力を、Ｆ＜（X0＋β）の場合第２の
比較出力を出力する第２の比較回路と、 値Ｘが格納されており初期値としてはレベル調
整値X0が設定されるものであつて、第１の比較
回路の出力が第１の比較出力である場合は前記格
納値Ｘから所定の補正値Ｃだけカウントダウンし
て出力し、また第２の比較回路の出力が第２の比
較出力である場合には前記格納値Ｘに所定の補正
値Ｃだけカウントアツプして出力する前記カウン
タと、 を備えてなるFM復調用直流レベル自動制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13685983A JPS6029004A (ja) | 1983-07-28 | 1983-07-28 | Ｆｍ復調用直流レベル自動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13685983A JPS6029004A (ja) | 1983-07-28 | 1983-07-28 | Ｆｍ復調用直流レベル自動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029004A JPS6029004A (ja) | 1985-02-14 |
| JPH0311681B2 true JPH0311681B2 (ja) | 1991-02-18 |
Family
ID=15185179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13685983A Granted JPS6029004A (ja) | 1983-07-28 | 1983-07-28 | Ｆｍ復調用直流レベル自動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029004A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5193945A (en) * | 1991-02-25 | 1993-03-16 | Mitsubishi Materials Corporation | Cutting tool |
-
1983
- 1983-07-28 JP JP13685983A patent/JPS6029004A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6029004A (ja) | 1985-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538119A (en) | Clock extraction circuit using an oscillator and phase-locked programmable divider | |
| US4318055A (en) | Digitally controlled phase lock distillator system | |
| US3588734A (en) | Nonlinear phase detector | |
| US3144612A (en) | Phase- and frequency-comparison circuit comprising two rectifying sections | |
| EP0214676A1 (en) | Clock signal regenerator arrangement | |
| JPH0311681B2 (ja) | ||
| JPH0588023B2 (ja) | ||
| US4000511A (en) | Device for the compensation of drop-outs in a angle-velocity modulated signal | |
| US3430151A (en) | Amplitude modulation detector for single sideband or suppressed carrier input | |
| JPS5931898B2 (ja) | 信号転移検出器 | |
| JPH07162298A (ja) | デジタル位相コンパレータ | |
| JPS6156555A (ja) | 復調装置 | |
| EP0281169A1 (en) | Line synchronising circuit in a picture display device | |
| US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
| US3821654A (en) | Wideband discriminator circuit with improved operating characteristics | |
| JP2841935B2 (ja) | 位相復調器 | |
| JPH0153925B2 (ja) | ||
| JPH023337B2 (ja) | ||
| JPS6016638B2 (ja) | 周波数―電圧変換回路 | |
| JPS6233792B2 (ja) | ||
| JPH066639Y2 (ja) | スペクトラム拡散信号復調回路 | |
| JPS60105305A (ja) | Ａｍ信号の検波方式 | |
| JPH0363249B2 (ja) | ||
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JPH0441623Y2 (ja) |