JPH03116856A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03116856A JPH03116856A JP1251899A JP25189989A JPH03116856A JP H03116856 A JPH03116856 A JP H03116856A JP 1251899 A JP1251899 A JP 1251899A JP 25189989 A JP25189989 A JP 25189989A JP H03116856 A JPH03116856 A JP H03116856A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- insulating substrate
- semiconductor device
- pellet
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にＰＧＡ（Ｐｉｎ Ｇ
ｒｉｄ Ａ ｒｒａｙ）構造を採用する半導体装置に
適用して有効な技術に関するものである。
ｒｉｄ Ａ ｒｒａｙ）構造を採用する半導体装置に
適用して有効な技術に関するものである。
多端子化が可能でかつ実装密度が高いＰＧＡ構造を採用
する半導体装置が実用化されている。このＰＧＡ構造を
採用する半導体装置は絶縁性基板のベレット実装面に搭
載された半導体ペレットを樹脂又はキャップで封止する
。前記絶縁性基板のベレット実装面と対向する裏面（装
置実装面）には規則的に複数本の外部ビンが配列される
。
する半導体装置が実用化されている。このＰＧＡ構造を
採用する半導体装置は絶縁性基板のベレット実装面に搭
載された半導体ペレットを樹脂又はキャップで封止する
。前記絶縁性基板のベレット実装面と対向する裏面（装
置実装面）には規則的に複数本の外部ビンが配列される
。
この種のＰＧＡ構造を採用する半導体装置は、低価格化
を目的として、プラスチックで絶縁性基板を構成する傾
向にある０本発明者が開発中のＰＧＡ構造を採用する半
導体装置はプラスチックで形成された絶縁性基板のペレ
ット搭載面に半導体ペレットを搭載する。この半導体ペ
レットは樹脂で封止される。半導体ペレットの素子形成
面にはバイポーラトランジスタを主体とした回路が搭載
される。
を目的として、プラスチックで絶縁性基板を構成する傾
向にある０本発明者が開発中のＰＧＡ構造を採用する半
導体装置はプラスチックで形成された絶縁性基板のペレ
ット搭載面に半導体ペレットを搭載する。この半導体ペ
レットは樹脂で封止される。半導体ペレットの素子形成
面にはバイポーラトランジスタを主体とした回路が搭載
される。
このＰＧＡ構造を採用する半導体装置は、絶縁性基板に
熱伝導性が低い（熱抵抗が高い）プラスチツクを使用す
るので、半導体ペレットに搭載された回路の動作で発生
する熱の放熱効率が悪い。このため、半導体ペレットや
絶縁性基“板に熱に基づく損傷や破壊が生じる。
熱伝導性が低い（熱抵抗が高い）プラスチツクを使用す
るので、半導体ペレットに搭載された回路の動作で発生
する熱の放熱効率が悪い。このため、半導体ペレットや
絶縁性基“板に熱に基づく損傷や破壊が生じる。
このような課題を解決するため１本発明者は。
絶縁性基板（プラスチック）のペレット搭載面に放熱板
を介在させて半導体ペレットを搭載する改良をＰＧＡ構
造を採用する半導体装置に行っている６放熱板としては
例えば熱伝導性が高いＣｕ又はＣＵ系合金を使用する。
を介在させて半導体ペレットを搭載する改良をＰＧＡ構
造を採用する半導体装置に行っている６放熱板としては
例えば熱伝導性が高いＣｕ又はＣＵ系合金を使用する。
なお、ＰＧＡ構造を採用する半導体装置については、例
えば日経マグロウヒル社発行、日経マイクロデバイセズ
、１９８７年８月号、第５７頁乃至第６９頁に記載され
る。
えば日経マグロウヒル社発行、日経マイクロデバイセズ
、１９８７年８月号、第５７頁乃至第６９頁に記載され
る。
しかしながら２本発明者は、開発中のｐ ａ Ａ ８Ｎ
造を採用する半導体装置の耐湿性試験の結果、次の問題
点を見出した。
造を採用する半導体装置の耐湿性試験の結果、次の問題
点を見出した。
前記ＰＧＡ構造を採用する半導体装置は、半導体ペレッ
トを封止する樹脂と放熱板との接着性が、前記樹脂と絶
縁性基板（プラスチック）との接着性に比べて低い。こ
のため、放熱板と樹脂との間が剥離し、この剥離で生じ
た隙間を通して外部から半導体ペレットに水分が浸入す
るので、ＰＧＡ構造を採用する半導体装置の耐湿性が劣
化する。
トを封止する樹脂と放熱板との接着性が、前記樹脂と絶
縁性基板（プラスチック）との接着性に比べて低い。こ
のため、放熱板と樹脂との間が剥離し、この剥離で生じ
た隙間を通して外部から半導体ペレットに水分が浸入す
るので、ＰＧＡ構造を採用する半導体装置の耐湿性が劣
化する。
本発明の目的は、ＰＧＡ構造を採用する半導体装置にお
いて、耐湿性を向上することが可能な技術を提供するこ
とにある６ 本発明の他の目的は、前記目的を達成すると共に、前記
ＰＧＡ構造を採用する半導体装置の構造を簡略化するこ
とが可能な技術を提供することにある。
いて、耐湿性を向上することが可能な技術を提供するこ
とにある６ 本発明の他の目的は、前記目的を達成すると共に、前記
ＰＧＡ構造を採用する半導体装置の構造を簡略化するこ
とが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
（１）ＰＧＡ構造を採用する半導体装置において。
絶縁性基板にペレット実装面側からその裏面側に達する
貫通孔を設け、この貫通孔を通して、封止用樹脂をペレ
ット実装面側から裏面側に突出させる。
貫通孔を設け、この貫通孔を通して、封止用樹脂をペレ
ット実装面側から裏面側に突出させる。
（２）前記（１）の絶縁性基板の裏面側に貫通孔を通し
て突出させた樹脂を実装時の高さ調整を行うスタンドオ
フとして構成する。
て突出させた樹脂を実装時の高さ調整を行うスタンドオ
フとして構成する。
上述した手段（１）によれば、前記絶縁性基板のペレッ
ト実装面側の樹脂、前記貫通孔を通して絶縁性基板の裏
面側に突出させた樹脂の夫々で前記絶縁性基板を挟持し
、絶縁性基板とそのペレット実装面側の樹脂との接着性
を向上できるので。
ト実装面側の樹脂、前記貫通孔を通して絶縁性基板の裏
面側に突出させた樹脂の夫々で前記絶縁性基板を挟持し
、絶縁性基板とそのペレット実装面側の樹脂との接着性
を向上できるので。
絶縁性基板と樹脂との剥離を防止し、外部から半導体ペ
レットへの水分の浸入を防止できる。この結果、ＰＧＡ
構造を採用する半導体装置の耐湿性を向上できる。
レットへの水分の浸入を防止できる。この結果、ＰＧＡ
構造を採用する半導体装置の耐湿性を向上できる。
上述した手段（２）によれば、前記絶縁性基板に配列さ
れる外部ビンのスタンドオフ構造を廃止することができ
るので、ＰＧＡ構造を採用する半導体装置の構造を簡略
化できる。
れる外部ビンのスタンドオフ構造を廃止することができ
るので、ＰＧＡ構造を採用する半導体装置の構造を簡略
化できる。
以下、本発明の構成について、プラスチックで形成され
た絶縁性基板に放熱板を設けた、ＰＧＡ構造を採用する
半導体装置に本発明を適用した一実施例とともに説明す
る。
た絶縁性基板に放熱板を設けた、ＰＧＡ構造を採用する
半導体装置に本発明を適用した一実施例とともに説明す
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
（実施例Ｉ）
本発明の実施例ＩであるＰＧＡ構造を採用する半導体装
置の概要を第１図（一部断面正面図）で示す。
置の概要を第１図（一部断面正面図）で示す。
ＰＧＡ構造を採用する半導体装置１は、第１図に示すよ
うに、絶縁性基板２のペレット搭載面に放熱板５を介在
させて搭載された半導体ペレット４を樹脂１４で気密封
止する。
うに、絶縁性基板２のペレット搭載面に放熱板５を介在
させて搭載された半導体ペレット４を樹脂１４で気密封
止する。
前記絶縁性基板２は、平面方形状で構成され。
例えばエポキシ系樹脂で形成される。この絶縁性基板２
のペレット搭載面の中央部分には凹部が設けられ、絶縁
性基板２の内部に埋込まれた放熱板５の表面が露出され
る。前記半導体ペレット４は、この放熱板５の露出され
た表面上に接着剤３を介在させて固着される。接着剤３
としては例えばＡｇペーストを使用する。
のペレット搭載面の中央部分には凹部が設けられ、絶縁
性基板２の内部に埋込まれた放熱板５の表面が露出され
る。前記半導体ペレット４は、この放熱板５の露出され
た表面上に接着剤３を介在させて固着される。接着剤３
としては例えばＡｇペーストを使用する。
前記絶縁性基板２のペレット搭載面の周辺部分には複数
本のリード配線６が設けられる。リード配線６は、例え
ばＡｕ膜、Ｎｉ膜、Ｃｕ膜の夫々を順次積層した積層構
造で構成される。このリード配線６は、絶縁性基板２の
周辺部分のビン挿入用貫通孔（スルーホール）７の内壁
に沿って設けられたスルーホールメツキ層８に接続され
る。スルーホールメツキ層８は前記ピン挿入用貫通孔７
に埋込められた外部ピン１０の一端側と電気的に接続さ
れると共にこの外部ピン１０を機械的に保持する。
本のリード配線６が設けられる。リード配線６は、例え
ばＡｕ膜、Ｎｉ膜、Ｃｕ膜の夫々を順次積層した積層構
造で構成される。このリード配線６は、絶縁性基板２の
周辺部分のビン挿入用貫通孔（スルーホール）７の内壁
に沿って設けられたスルーホールメツキ層８に接続され
る。スルーホールメツキ層８は前記ピン挿入用貫通孔７
に埋込められた外部ピン１０の一端側と電気的に接続さ
れると共にこの外部ピン１０を機械的に保持する。
外部ピン１０の他端側は、絶縁性基板２のペレット搭載
面と対向する裏面側に突出し、ＰＧＡ構造を採用する半
導体装置１の実装時にプリント配線基板（１７）の端子
に接続される。外部ピン１０の他端側か突出する絶縁性
基板２の裏面側には半田１１が設けられる。半田１１は
主に外部ピン１０とスルーホールメツキ層８との電気的
な接続を確実に行う。
面と対向する裏面側に突出し、ＰＧＡ構造を採用する半
導体装置１の実装時にプリント配線基板（１７）の端子
に接続される。外部ピン１０の他端側か突出する絶縁性
基板２の裏面側には半田１１が設けられる。半田１１は
主に外部ピン１０とスルーホールメツキ層８との電気的
な接続を確実に行う。
前記絶縁性基板２のペレット搭載面に設けられたリード
配線６及びスルーホールメツキ層８はソルダーレジスト
膜９で被覆される。このソルダーレジスト膜９は、絶縁
性基板２の周辺部分において、樹脂１４が設けられた以
外の領域に設けられる（一部は合せずれを考慮して重ね
合される）。
配線６及びスルーホールメツキ層８はソルダーレジスト
膜９で被覆される。このソルダーレジスト膜９は、絶縁
性基板２の周辺部分において、樹脂１４が設けられた以
外の領域に設けられる（一部は合せずれを考慮して重ね
合される）。
前記半導体ペレット４は例えば単結晶珪素で形成され、
この半導体ペレット４の素子形成面にはバイポーラトラ
ンジスタを主体に構成された回路が搭載される。なお、
半導体ペレット４に搭載される回路は、ＭＯＳＦＥＴ、
又はバイポーラトランジスタ及び相補型ＭＯ５ＦＥＴで
構成してもよい。前記半導体ペレット４の素子形成面の
周辺には複数個の外部端子（ポンディングパッド）が配
列される。この外部端子は前記絶縁性基板２のペレット
搭載面に設けられたリード配線６に接続される。外部端
子、リード配線６の夫々の接続はボンディングワイヤ１
６で行われる。ボンディングワイヤ１６としては例えば
Ａｕワイヤが使用される。
この半導体ペレット４の素子形成面にはバイポーラトラ
ンジスタを主体に構成された回路が搭載される。なお、
半導体ペレット４に搭載される回路は、ＭＯＳＦＥＴ、
又はバイポーラトランジスタ及び相補型ＭＯ５ＦＥＴで
構成してもよい。前記半導体ペレット４の素子形成面の
周辺には複数個の外部端子（ポンディングパッド）が配
列される。この外部端子は前記絶縁性基板２のペレット
搭載面に設けられたリード配線６に接続される。外部端
子、リード配線６の夫々の接続はボンディングワイヤ１
６で行われる。ボンディングワイヤ１６としては例えば
Ａｕワイヤが使用される。
前記放熱板５は絶縁性基板２の中央部分に半導体ペレッ
ト４の平面サイズに比べて大きいサイズで埋込まれる。
ト４の平面サイズに比べて大きいサイズで埋込まれる。
放熱板５は熱伝導性の高い例えばＣｕ、Ｃｕ系合金又は
Ｆ ｅ −Ｎ ｉ合金で形成される。つまり、この放熱
板５は、半導体ペレット４に搭載される回路の動作で発
生する熱を絶縁性基板２の裏面側から効率良く放出でき
る。
Ｆ ｅ −Ｎ ｉ合金で形成される。つまり、この放熱
板５は、半導体ペレット４に搭載される回路の動作で発
生する熱を絶縁性基板２の裏面側から効率良く放出でき
る。
前記樹脂１４は、絶縁性基板２のペレット搭載面におい
て、中央部分と周辺部分との境界領域に配置されたダム
１２で周囲を規定された領域内に設けられる。樹脂１４
は、主に半導体ペレット４．ボンディングワイヤ１６．
リード配線６の夫々を被覆し。
て、中央部分と周辺部分との境界領域に配置されたダム
１２で周囲を規定された領域内に設けられる。樹脂１４
は、主に半導体ペレット４．ボンディングワイヤ１６．
リード配線６の夫々を被覆し。
外部環境から保護する。樹脂１４は例えばエポキシ系樹
脂を使用する。このエポキシ系樹脂には適度にフィラー
を混入してもよい。
脂を使用する。このエポキシ系樹脂には適度にフィラー
を混入してもよい。
このように構成されるＰＧＡ構造を採用する半導体装置
ｌの絶縁性基板２及び放熱板５にはペレット搭載面側か
らその裏面側に達する貫通孔１３が設けられる。この貫
通孔１３は、絶縁性基板２の中央部分の半導体ペレット
４の周囲から、周辺部分のリード配線６（又はダム１２
）までの範囲内において１個又は複数個設けられる１貫
通孔１３は基本的に、半導体ペレット４やリード配線６
の配置位置に影響を及ぼさない空領域に形成される。し
たがって、例えば貫通孔１３をリード配線６が配置され
た領域内に設ける場合は、リード配線６の配置が疎にな
る絶縁性基板２の対角線上に設けることが望ましい０貫
通孔１３の平面サイズは、使用される樹脂１４の性質で
異なるが、樹脂１４が通過可能な例えば３０［μｍ Ｎ
］以上で形成する０本実施例のＰＧＡ構造を採用する
半導体装置１の貫通孔１３は機械的強度の確保と加工の
容易性から約１［ｍｍ”］のサイズで形成するにの貫通
孔１３は例えばドリル加工により形成される。
ｌの絶縁性基板２及び放熱板５にはペレット搭載面側か
らその裏面側に達する貫通孔１３が設けられる。この貫
通孔１３は、絶縁性基板２の中央部分の半導体ペレット
４の周囲から、周辺部分のリード配線６（又はダム１２
）までの範囲内において１個又は複数個設けられる１貫
通孔１３は基本的に、半導体ペレット４やリード配線６
の配置位置に影響を及ぼさない空領域に形成される。し
たがって、例えば貫通孔１３をリード配線６が配置され
た領域内に設ける場合は、リード配線６の配置が疎にな
る絶縁性基板２の対角線上に設けることが望ましい０貫
通孔１３の平面サイズは、使用される樹脂１４の性質で
異なるが、樹脂１４が通過可能な例えば３０［μｍ Ｎ
］以上で形成する０本実施例のＰＧＡ構造を採用する
半導体装置１の貫通孔１３は機械的強度の確保と加工の
容易性から約１［ｍｍ”］のサイズで形成するにの貫通
孔１３は例えばドリル加工により形成される。
前記貫通孔１３は、同第１図に示すように、絶縁性基板
２のペレット搭載面側に形成される樹脂１４を裏面側に
突出させ、この樹脂１４の突出により突出部１５を形成
する。この突出部１５は前記樹脂１４の形成時に貫通孔
１３を通して裏面側に流出される樹脂１４を治具で例え
ば半球形状に成型することにより形成される。突出部１
５の平面サイズは基本的に貫通孔１３の平面サイズに比
べて大き°く構成する。
２のペレット搭載面側に形成される樹脂１４を裏面側に
突出させ、この樹脂１４の突出により突出部１５を形成
する。この突出部１５は前記樹脂１４の形成時に貫通孔
１３を通して裏面側に流出される樹脂１４を治具で例え
ば半球形状に成型することにより形成される。突出部１
５の平面サイズは基本的に貫通孔１３の平面サイズに比
べて大き°く構成する。
また、前記突出部１５は、第１図に仮想的に一点鎖線で
示すプリント配線基板１７にＰＧＡ構造を採用する半導
体装置１を実装した際、プリント配線基板１７に対する
絶縁性基板２の高さを設定するサイズで構成される。つ
まり、突出部１５はスタンドオフとして使用される。
示すプリント配線基板１７にＰＧＡ構造を採用する半導
体装置１を実装した際、プリント配線基板１７に対する
絶縁性基板２の高さを設定するサイズで構成される。つ
まり、突出部１５はスタンドオフとして使用される。
このように、ＰＧＡ構造を採用する半導体装置１におい
て、絶縁性基板２にペレット実装面側からその裏面側に
達する貫通孔１３を設け、この貫通孔１３を通して、樹
脂１４をペレット実装面側から裏面側に突出させる。つ
まり、絶縁性基板２の裏面側にペレット搭載面側の樹脂
１４と連結された突出部１５を設ける。この構成により
、前記絶縁性基板２のペレット実装面側の樹脂１４、前
記貫通孔１３を通して絶縁性基板２の裏面側に突出させ
た突出部１５の夫々で前記絶縁性基板２を挟持し、絶縁
性基板２とそのベレット実装面側の樹脂１４との接着性
を向上できるので、絶縁性基板２と樹脂１４との剥離を
防止し、外部から半導体ペレット４への水分の浸入を防
止できる。この結果、ＰＧＡ構造を採用する半導体装Ｗ
１１の耐湿性を向上できる。
て、絶縁性基板２にペレット実装面側からその裏面側に
達する貫通孔１３を設け、この貫通孔１３を通して、樹
脂１４をペレット実装面側から裏面側に突出させる。つ
まり、絶縁性基板２の裏面側にペレット搭載面側の樹脂
１４と連結された突出部１５を設ける。この構成により
、前記絶縁性基板２のペレット実装面側の樹脂１４、前
記貫通孔１３を通して絶縁性基板２の裏面側に突出させ
た突出部１５の夫々で前記絶縁性基板２を挟持し、絶縁
性基板２とそのベレット実装面側の樹脂１４との接着性
を向上できるので、絶縁性基板２と樹脂１４との剥離を
防止し、外部から半導体ペレット４への水分の浸入を防
止できる。この結果、ＰＧＡ構造を採用する半導体装Ｗ
１１の耐湿性を向上できる。
また、前記絶縁性基板２の裏面側に貫通孔１３を通して
突出させた突出部１５を実装時の高さ調整を行うスタン
ドオフとして構成する。この構成により、前記絶縁性基
板２に配列される外部ピン１ｏのスタンドオフ横進を廃
止することができるので、ＰＧＡ４！ｌ造を採用する半
導体装置１の構造を簡略化できる。
突出させた突出部１５を実装時の高さ調整を行うスタン
ドオフとして構成する。この構成により、前記絶縁性基
板２に配列される外部ピン１ｏのスタンドオフ横進を廃
止することができるので、ＰＧＡ４！ｌ造を採用する半
導体装置１の構造を簡略化できる。
（実施例■）
本実施例■は、前記ＰＧＡ構造を採用する半導体装置に
おいて、絶縁性基板と樹脂との接着性を向上し、さらに
耐湿性を向上した１本発明の第２実施例である６ 本発明の実施例■であるＰＧＡ構造を採用する半導体装
置の概要を第２図（要部断面図）、第３図（要部断面図
）、第４図（要部拡大断面図）の夫々で示す。
おいて、絶縁性基板と樹脂との接着性を向上し、さらに
耐湿性を向上した１本発明の第２実施例である６ 本発明の実施例■であるＰＧＡ構造を採用する半導体装
置の概要を第２図（要部断面図）、第３図（要部断面図
）、第４図（要部拡大断面図）の夫々で示す。
第２図に示すＰＧＡ構造を採用する半導体装置１は樹脂
１４の領域を規定するダム１２の断面形状を逆台形々状
（下辺のサイズが上辺に比べて小さい）で構成する。こ
の構成によれば、ダム１２の逆台形々状で絶縁性基板２
から樹脂１４が剥がれにくくなるので、よりＰＧＡ構造
を採用する半導体装置１の耐湿性を向上できる。
１４の領域を規定するダム１２の断面形状を逆台形々状
（下辺のサイズが上辺に比べて小さい）で構成する。こ
の構成によれば、ダム１２の逆台形々状で絶縁性基板２
から樹脂１４が剥がれにくくなるので、よりＰＧＡ構造
を採用する半導体装置１の耐湿性を向上できる。
第３図に示すＰＧＡ構造を採用する半導体装置１は絶縁
性基板２のペレット搭載面に凹部２Ａを構成する。この
凹部２Ａ内には樹脂１４が入り込み。
性基板２のペレット搭載面に凹部２Ａを構成する。この
凹部２Ａ内には樹脂１４が入り込み。
絶縁性基板２と樹脂１４との接着面積が増加できる。
つまり、この構成によれば、絶縁性基板２から樹脂１４
が剥がれにくくなるので、よりＰＧＡ構造を採用する半
導体装置１の耐湿性を向上できる。
が剥がれにくくなるので、よりＰＧＡ構造を採用する半
導体装置１の耐湿性を向上できる。
第４図に示すＰＧＡ構造を採用する半導体装置ｌは前記
ダム１２の少なくとも樹脂１４と接触する面１２Ａを粗
い面に構成する。この構成によれば、ダム１２と樹脂１
４との接着力が向上するので、よりＰＧＡ構造を採用す
る半導体装置１の耐湿性を向上できる。
ダム１２の少なくとも樹脂１４と接触する面１２Ａを粗
い面に構成する。この構成によれば、ダム１２と樹脂１
４との接着力が向上するので、よりＰＧＡ構造を採用す
る半導体装置１の耐湿性を向上できる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。
基づき具体的に説明したが、本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
しない範囲において種々変更可能であることは勿論であ
る。
例えば１本発明は、前記放熱板５を設けないＰＧＡ構造
を採用する半導体装置に適用することができる。
を採用する半導体装置に適用することができる。
また、本発明は、前記絶縁性基板２をセラミックで形成
したＰＧＡ構造を採用する半導体装置に適用することが
できる。
したＰＧＡ構造を採用する半導体装置に適用することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
ＰＧＡ構造を採用する半導体装置の耐湿性を向上するこ
とができる。
とができる。
ＰＧＡ構造を採用する半導体装置の構造を簡略化するこ
とができる。
とができる。
第１図は、本発明の実施例ＩであるＰＧＡ構造を採用す
る半導体装置の概要を示す一部断面正面図、 第２図は１本発明の実施例■であるＰＧＡ構造を採用す
る半導体装置の概要を示す要部断面図、第３図は、前記
ＰＧＡ構造を採用する半導体装置の他の例を示す要部断
面図。 第４図は、前記ＰＧＡ構造を採用する半導体装置の他の
例を示す要部拡大断面図である。 図中、１・・・ＰＧＡ構造を採用する半導体装置。 ２・・・絶縁性基板、４・・・半導体ペレット、５・・
・放熱板、１０・・・外部ピン、１２・・・ダム、１３
・・・貫通孔、１４・・・樹脂、１５・・・突出部であ
る。
る半導体装置の概要を示す一部断面正面図、 第２図は１本発明の実施例■であるＰＧＡ構造を採用す
る半導体装置の概要を示す要部断面図、第３図は、前記
ＰＧＡ構造を採用する半導体装置の他の例を示す要部断
面図。 第４図は、前記ＰＧＡ構造を採用する半導体装置の他の
例を示す要部拡大断面図である。 図中、１・・・ＰＧＡ構造を採用する半導体装置。 ２・・・絶縁性基板、４・・・半導体ペレット、５・・
・放熱板、１０・・・外部ピン、１２・・・ダム、１３
・・・貫通孔、１４・・・樹脂、１５・・・突出部であ
る。
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板のペレット実装面に搭載された半導体ペ
レットが樹脂で封止されるＰＧＡ構造を採用する半導体
装置において、前記絶縁性基板にペレット実装面側から
その裏面側に達する貫通孔を設け、該貫通孔を通して、
前記樹脂をペレット実装面側から裏面側に突出させたこ
とを特徴とするＰＧＡ構造を採用する半導体装置。 ２、前記絶縁性基板の裏面側に前記貫通孔を通して突出
した樹脂は実装時の高さ調整を行うスタンドオフとして
構成されたことを特徴とする請求項１に記載のＰＧＡ構
造を採用する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251899A JP2772986B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251899A JP2772986B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116856A true JPH03116856A (ja) | 1991-05-17 |
| JP2772986B2 JP2772986B2 (ja) | 1998-07-09 |
Family
ID=17229612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251899A Expired - Fee Related JP2772986B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772986B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
| US5920117A (en) * | 1994-08-02 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of forming the device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52111730A (en) * | 1976-03-17 | 1977-09-19 | Ricoh Co Ltd | Conveyor for copy sheets |
| JPS5481073A (en) * | 1977-12-12 | 1979-06-28 | Seiko Instr & Electronics Ltd | Sealing method for semiconductor element |
-
1989
- 1989-09-29 JP JP1251899A patent/JP2772986B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52111730A (en) * | 1976-03-17 | 1977-09-19 | Ricoh Co Ltd | Conveyor for copy sheets |
| JPS5481073A (en) * | 1977-12-12 | 1979-06-28 | Seiko Instr & Electronics Ltd | Sealing method for semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
| US5920117A (en) * | 1994-08-02 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of forming the device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2772986B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876069B2 (en) | Ground plane for exposed package | |
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| KR20010012187A (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| WO2006072032A2 (en) | Flip chip contact(pcc) power package | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| CN101258609B (zh) | 使用配置于层积板上导线的垂直电子组件封装结构 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH09199629A (ja) | 半導体装置 | |
| JPH03116856A (ja) | 半導体装置 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| CN110416178A (zh) | 一种集成电路封装结构及其封装方法 | |
| KR20040061860A (ko) | 티이씨에스피 | |
| JPH04320052A (ja) | 半導体装置 | |
| KR100251889B1 (ko) | 반도체 패키지 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| KR100233865B1 (ko) | 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법 | |
| JP2000150707A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |