JPH03117079A - 画像縮小信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像処理装置に係わり、特に任意の形状に画像
を縮小できる画像縮小信号を発生できる画像縮小信号発
生回路に関する。

〔従来の技術〕

一般に、映像処理装置は、映像を拡大したり縮小したり
する機能を備えたものが多く提供されている。このよう
な映像処理装置において、画像縮小機能は、画像縮小信
号発生回路を備えることにより実現されている。

第５図は、従来の画像縮小信号発生回路の一例を示す回
路図である。

第５図に示す画像縮小信号発生回路は、画像を記憶する
フレームメモリ５１と、制御信号５０２を発生する制御
信号発生回路５２と、データ５０１と制御信号発生回路
５２からの制御信号５０２とを取り込み、フレームメモ
リ５１にライトイネーブル信号５０３を出力するｎ進カ
ウンタ５３とから構成されている。また、制御信号５０
２は、クロツタ、イネーブル、ロード、リセット等の信
号である。ライトイネーブル信号５０３はｎ進カウンタ
５３のキャリーである。

このような画像縮小信号発生回路によれば、ｎ進カウン
タ５３に入力されたデータ５０１が所定（ｎ）回数計数
されるたびにキャリーが発生する。

これにより、ｎ進カウンタ５３からｎ回に１回画像を間
引くパルスが発生する。したがって、フレームメモリ５
１には、１／ｎに縮小した画像が得られる。

〔発明が解決しようとする課題〕

上述した従来の画像縮小信号発生回路は、縮小率が１／
ｎと固定されてしまうため、任意の形への縮小ができな
いという欠点があった。

本発明は、上述した欠点を解消するためになされたもの
で、映像処理装置での任意の縮小を可能とした画像縮小
信号発生回路を提供することを目的とする。

〔課題を解決するための手段〕 本発明の画像縮小信号発生回路は、映像を処理する映像
処理装置内で画像縮小処理を行うための信号を発生でき
る画像縮小信号発生回路において、ビデオ信号をアナロ
グ・ディジタル変換して記憶する先入れ先出しメモリと
、一画面分のデータを記憶でき、かつ先入れ先出しメモ
リの書込クロックを停止させるための書込クロック停止
タイミングデータを記憶するプレーンメモリと、ビデオ
信号と同期した読出クロックをプレーンメモリに与える
読出クロック発生回路と、先入れ先出しメモリに画像デ
ータを書き込むための書込用クロックをプレーンメモリ
から読み出したデータで停止させるゲートとを備えたも
のである。

本発明は、先入れ先出しメモリの書込クロックを停止さ
せるため処理装置から発生する書込クロック停止タイミ
ングデータをプレーンメモリに記憶し、この記憶した書
込クロック停止タイミングデータを書込タイミング周期
で読み出して、先入れ先出しメモリの書込クロックを制
御することにより、任意の画像縮小を実現するものであ
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図乃至第４図は本発明を説明するためのものである
。ここで、第１図は本発明の画像縮小信号発生回路の実
施例を示すブロック図である。第２図（Ａ）、（Ｂ）は
、縮小画面の例を示す図である。第３図（Ａ）、（Ｂ）
は、画像縮小の例を説明するための図である。第３図（
Ａ）〜（Ｃ）は、第３図に示す画像縮小を行うときの先
入れ先出しメモリの書込クロック停止タイミングデータ
の例を説明するための図である。

第１図に示す画像縮小信号発生回路は、ビデオソース１
１と、読出クロック発生回路１２と、１ビツトプレーン
メモリ１３と、アナログ・ディジタル（ＡＤ）変換回路
１４と、先入れ先出しメモリ　（ＦＩＦＯ）１５と、ゲ
ート１６と、ＣＲＴＩ７と、書込クロック発生回路１８
と、処理装置（ＣＰＵ）のデータバス１９とを備えてい
る。

ここで、ＰＩＦＯ１５は、ビデオソース１１からのビデ
オ信号１０１をアナログ・ディジタル変換して記憶する
ようになっている。深さ１ビツトプレーンメモリ１３は
、一画面分の画像データを記憶でき、かつＦＩＦＯ１５
の書込クロック１０２を停止させるために、データバス
１９から供給される書込クロック停止タイミングデータ
１０３を記憶できるようになっている。読出クロック発
生回路１２は、ビデオ信号１０１を取り込み、ビデオ信
号１０１に同期した読出クロック１０４を１ビツトプレ
ーンメモリ１３に与える回路である。

ゲート１６は、ＡＤ変換回路１４からの画像データをＰ
ＩＦＯ１５に書き込ませるための書込クロック１０２を
、１ビツトプレーンメモリ１３から読み出したデータ１
０５で停止させて、書込クロック１０６とする回路であ
る。

このように構成された実施例の作用を説明する。

この実施例では、第３図（Ａ）から同図（Ｂ）に縮小す
る場合の例で説明する。

ＰＩＦＯ１５への書込クロック１０２を停止するための
書込クロック停止タイミングデータ１０３は、ＣＰＵで
発生されてデータバス１９を介して１ビツトプレーンメ
モリ１３に供給される。１ビットプレーンメモリ１３で
は、書込クロック停止タイミングデータ１０３を記憶す
る。この実施例では、書込クロック停止タイミングデー
タ１０３は、第４図（Ａ）〜（Ｃ）のようになる。第４
図（Ｂ）は同図（Ａ）の上部のクロックを拡大して示し
たものであり、Ｍ回に１回のクロックを出すタイミング
データである。また、第４図（Ｃ）は同図（Ａ）の下部
のクロックを拡大して示したものであり、Ｎ回に１回の
クロックを出すタイミングデータである。なお、第４図
において黒の四角部分は論理＋１１１１を示し、白の四
角部分は論理“０”を示している。図示しないＣＰＵは
、この書込クロック停止タイミングデータ１０３を、こ
の書込クロック停止タイミングデータ１０３の書込アド
レスデータを用いてアドレスを指定しながら１ビツトプ
レーンメモリ１３に記憶させる。

読出クロック発生回路１２は、ビデオ信号１０１に同期
して読出クロック１０４を形成し、データ１０５として
出力する。

一方、ビデオソース１１からのビデオ信号１０１は、Ａ
Ｄ変換回路１４でＡＤ変換され、ＦＩＦＯ１５に与えら
れる。このとき、書込クロック発生回路１８の書込クロ
ック１０２は、データ１０５によりゲート１６において
ゲートがかけられ、１ラインごとの縮小率に応じて書込
クロック１０２を制御して書込クロック１０６とする。

このようにして得られた書込クロック１０６により、Ａ
Ｄ変換回路１４からのデータがＦＩＦＯ１５に書き込ま
れると、第３図（Ｂ）に示すように、画像の上が１／Ｍ
で、画像の下が１／Ｈの縮小画面が得られる。

このようにすると、第２図（Ａ）、（Ｂ）に示すように
各種の縮小画面を得ることができる。

本実施例によれば、ビデオ信号１０１をＡＤ変換回路１
４でＡＤ変換した後にＦＩＦＯ１５に書き込む際に、書
込クロック１０２を停止させる書込クロック停止タイミ
ングデータ１０３を１ビツトプレーンメモリ１３に記憶
しておき、この１ビツトプレーンメモリ１３から読出ク
ロック１０４をもってデータ１０５を読み出して書込ク
ロック１０２をゲート１６で制限して書込クロック１０
６を得ておき、この書込クロック１０６でＦＩＦ０１５
の書き込みを制御することにより、任意の縮小画面を得
ることができる。

〔発明の効果〕

以上説明したように本発明によれば、ＦＩＦＯへの書き
込みを書込クロック停止タイミングデータで制御するこ
とにより、任意の縮小画面を得ることができるという効
果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図（Ａ
）、（Ｂ）は同縮小画面の例を示す説明図、第３図（Ａ
）、（Ｂ）は同実施例の画像縮小の例を示す説明図、第
４図（Ａ）〜（Ｃ）は同実施例の書込クロック停止タイ
ミングデータの例を示す説明図、第５図は従来装置を示
すブロック図である。 １２・・・・・・読出クロック発生回路、１３・・・・
・・プレーンメモリ、 １４・・・・・・ＡＤ変換回路、１５・・・・・・ＦＩ
ＦＯ。 １６・・・・・・ケ−）、１７．・・・・・・ＣＲＴ。 １８・・・・・・書込クロック発生回路。

Claims (1)

1. 【特許請求の範囲】 　映像を処理する映像処理装置内で画像縮小処理を行う
   ための信号を発生できる画像縮小信号発生回路において
   、 ビデオ信号をアナログ・ディジタル変換して記憶する先
   入れ先出しメモリと、 一画面分のデータを記憶でき、かつ前記先入れ先出しメ
   モリの書込クロックを停止させるための書込クロック停
   止タイミングデータを記憶するプレーンメモリと、 ビデオ信号と同期した読出クロックを前記プレーンメモ
   リに与える読出クロック発生回路と、前記先入れ先出し
   メモリに画像データを書き込むための書込用クロックを
   前記プレーンメモリから読み出したデータで停止させる
   ゲート とを具備することを特徴とする画像縮小信号発生回路。