JPH0477033A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0477033A JPH0477033A JP2187436A JP18743690A JPH0477033A JP H0477033 A JPH0477033 A JP H0477033A JP 2187436 A JP2187436 A JP 2187436A JP 18743690 A JP18743690 A JP 18743690A JP H0477033 A JPH0477033 A JP H0477033A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- ram
- address
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Television Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力データのレートを変換して後続回路に転
送するデータ転送装置に関する。
送するデータ転送装置に関する。
例えば赤外線撮像装置では、入射赤外光を光電変換する
ＩＲＣＣＤ検知器の出力データを転送し、後続回路で種
々の処理、例えば画像処理等を行なう。
ＩＲＣＣＤ検知器の出力データを転送し、後続回路で種
々の処理、例えば画像処理等を行なう。
この場合、一般に、ＩＲＣＣＤ検知器の出力データには
テレビジョン表示画面に不必要なデータ（無効データ）
も出力されている。そこで、この無効データを省き、又
、１データ当りのレートを遅くして後続回路での画像処
理を容易に行なうようにする必要かある。
テレビジョン表示画面に不必要なデータ（無効データ）
も出力されている。そこで、この無効データを省き、又
、１データ当りのレートを遅くして後続回路での画像処
理を容易に行なうようにする必要かある。
第４図は従来の一例のブロック図を示す。同図において
、（ＲＣＣＤ検知器１からの出力時系列データ（第３図
（Ａ））はＦＩＦＯ（ｆｉｒｓｔ−ｉｎ ｆｉｒｓｔ−
ｏｕｔ）メモリ２に供給され、マスク信号発生回路３か
らのマスク信号（第３図（Ｂ））にて無効のデータ（ｎ
個）か省かれて有効データ（Ｎ個）のみ書込みクロック
ＣＬＫ、によって書込まれる。ＦＩＦＯメモリ２に書込
まれたＮ個の有効データは、書込みクロックＣＬＫ、の
周波数よりも低い周波数の続出しクロックＣＬＫ２にて
読出される。このようにして、入力データ中の無効デー
タは省かれて有効データのみレートに変換されて取出さ
れ、後続の走査変換回路４に供給される。走査変換回路
４に供給されたデータはここでインクレース走査を行な
うテレビジョン受信機の表示に必要な形態になるように
走査変換され、テレビジョン受信機に供給されて画像表
示される。
、（ＲＣＣＤ検知器１からの出力時系列データ（第３図
（Ａ））はＦＩＦＯ（ｆｉｒｓｔ−ｉｎ ｆｉｒｓｔ−
ｏｕｔ）メモリ２に供給され、マスク信号発生回路３か
らのマスク信号（第３図（Ｂ））にて無効のデータ（ｎ
個）か省かれて有効データ（Ｎ個）のみ書込みクロック
ＣＬＫ、によって書込まれる。ＦＩＦＯメモリ２に書込
まれたＮ個の有効データは、書込みクロックＣＬＫ、の
周波数よりも低い周波数の続出しクロックＣＬＫ２にて
読出される。このようにして、入力データ中の無効デー
タは省かれて有効データのみレートに変換されて取出さ
れ、後続の走査変換回路４に供給される。走査変換回路
４に供給されたデータはここでインクレース走査を行な
うテレビジョン受信機の表示に必要な形態になるように
走査変換され、テレビジョン受信機に供給されて画像表
示される。
第４図に示す従来例は、無効データを省くためのマスク
信号を発生するマスク信号発生回路３を必要とし、又、
ＦＩＦＯメモリ２の出力データをテレビジョン画像表示
に必要な形態になるように走査変換するための走査変換
回路４を必要とする等、回路構成が複雑になる問題点か
あった。
信号を発生するマスク信号発生回路３を必要とし、又、
ＦＩＦＯメモリ２の出力データをテレビジョン画像表示
に必要な形態になるように走査変換するための走査変換
回路４を必要とする等、回路構成が複雑になる問題点か
あった。
本発明は、簡単な回路構成で、入力データ中の無効デー
タを省き、かつ、１データ当りのレートを遅くして転送
できるデータ転送装置を提供することを目的とする。
タを省き、かつ、１データ当りのレートを遅くして転送
できるデータ転送装置を提供することを目的とする。
第１図は本発明の原理図を示す。同図中、２０はＲＡＭ
で、一定時間内に無効データと有効データとが存在する
時系列データを入力される。２１は書込みアドレスカウ
ンタで、時系列データをＲＡＭ２０に書込むための所定
書込みアドレスを指定する。２２は読出しアドレスカウ
ンタて、ＲＡＭ２０から有効データのみを読出すための
所定読出しアドレスを指定する。又、読出しアドレスの
順序は、テレビジョン受像機の画像表示に必要な形態に
なるように設定されている。
で、一定時間内に無効データと有効データとが存在する
時系列データを入力される。２１は書込みアドレスカウ
ンタで、時系列データをＲＡＭ２０に書込むための所定
書込みアドレスを指定する。２２は読出しアドレスカウ
ンタて、ＲＡＭ２０から有効データのみを読出すための
所定読出しアドレスを指定する。又、読出しアドレスの
順序は、テレビジョン受像機の画像表示に必要な形態に
なるように設定されている。
続出しアドレスによる読出しの際、無効データを省いて
有効データのみとすることにより、一定時間内のデータ
数か減り、１データ当りのレートか遅くなり、後続回路
における信号処理が容易になる。本発明ではこのような
動作をＲＡＭ ２０を用いて実施しているため、ＦＩＦ
Ｏメモリ及びマスク信号発生回路を用いている従来例に
比して回路構成か簡単になる。又、読出しアドレスの順
序をテレビジョン受像機の画像表示に必要な形態になる
ように設定しているので、上記従来例のような走査変換
回路を必要とせず、この点からも回路構成か簡単になる
。
有効データのみとすることにより、一定時間内のデータ
数か減り、１データ当りのレートか遅くなり、後続回路
における信号処理が容易になる。本発明ではこのような
動作をＲＡＭ ２０を用いて実施しているため、ＦＩＦ
Ｏメモリ及びマスク信号発生回路を用いている従来例に
比して回路構成か簡単になる。又、読出しアドレスの順
序をテレビジョン受像機の画像表示に必要な形態になる
ように設定しているので、上記従来例のような走査変換
回路を必要とせず、この点からも回路構成か簡単になる
。
第２図は本発明の一実施例のブロック図を示す。
同図中、ＩＯはＲＡＭで、書込みアドレスカウンタ１１
にて発生された書込みアドレスによって［ＲＣＣＤ検知
器ｌからの出力時系列データ（第３図（Ａ））を書込み
、一方、読出しアドレスカウンタ１２にて発生された読
出しアドレスによってランダム時系列データ（第３図（
Ｃ））を読出す。
にて発生された書込みアドレスによって［ＲＣＣＤ検知
器ｌからの出力時系列データ（第３図（Ａ））を書込み
、一方、読出しアドレスカウンタ１２にて発生された読
出しアドレスによってランダム時系列データ（第３図（
Ｃ））を読出す。
アドレカウンタ１１．１２は同期パルス（第３図（Ｄ）
）にて同期をとられて駆動される。
）にて同期をとられて駆動される。
ここで、ＩＲＣＣＤ検知器ｌ検知器−ト て出カさ
れた時系列データ（第３図（Ａ）に示す如く、Ｎ個の有
効データ及びｎ個の無効データにて構成ＣＬＫ、、て駆
動されるアドレスカウン１１からの書込みアドレスによ
ってＲＡＭｌ０に書込まれてここに一時保存される。保
存された時系列データは、レート の読出しクロ
ックＣＬＫ１２ （書込みクロックＣＬＫ、、よりも
低い周波数）て駆動されるアドレスカウンター２からの
読出しアドレス（書込まれた有効データのアドレスに対
応）によって有効データ（第３図（Ｃ））のみ読出され
る。この場合、読出しアドレスの順序を、インタレース
走査を行なうテレビジョン受像機の画像表示に必要な形
態になるように設定しておけば、ここで、走査変換か行
なわれることになる。又、第３図より明らかな如く、時
間Ｔ内にＮ個の有効データ及びｎ個の無効データが存在
している時系列データ（同図（Ａ））中、Ｎ個の有効デ
ータを時間Ｔ内に分散させて走査中変換されたランダム
時系列データ（同図（Ｃ））とすると、１データ当りの
レートか遅くなり、かつ、ｎ個の無効ブタが省かれ、後
続回路での処理か容易になり、しかも消費電力か小さく
なる。本発明て゛よ、以上の動作をＲＡＭ １０を用い
て実現しているので、第４図に示す従来例に比して回路
構成か簡単になる。
れた時系列データ（第３図（Ａ）に示す如く、Ｎ個の有
効データ及びｎ個の無効データにて構成ＣＬＫ、、て駆
動されるアドレスカウン１１からの書込みアドレスによ
ってＲＡＭｌ０に書込まれてここに一時保存される。保
存された時系列データは、レート の読出しクロ
ックＣＬＫ１２ （書込みクロックＣＬＫ、、よりも
低い周波数）て駆動されるアドレスカウンター２からの
読出しアドレス（書込まれた有効データのアドレスに対
応）によって有効データ（第３図（Ｃ））のみ読出され
る。この場合、読出しアドレスの順序を、インタレース
走査を行なうテレビジョン受像機の画像表示に必要な形
態になるように設定しておけば、ここで、走査変換か行
なわれることになる。又、第３図より明らかな如く、時
間Ｔ内にＮ個の有効データ及びｎ個の無効データが存在
している時系列データ（同図（Ａ））中、Ｎ個の有効デ
ータを時間Ｔ内に分散させて走査中変換されたランダム
時系列データ（同図（Ｃ））とすると、１データ当りの
レートか遅くなり、かつ、ｎ個の無効ブタが省かれ、後
続回路での処理か容易になり、しかも消費電力か小さく
なる。本発明て゛よ、以上の動作をＲＡＭ １０を用い
て実現しているので、第４図に示す従来例に比して回路
構成か簡単になる。
即ち、本発明はＲＡＭ Ｉ Ｏを用いた構成としている
ため、無効データ削除、レート変換、走査変換の３つの
動作を第４図に示す従来例に比して簡単な回路構成で実
現できる。
ため、無効データ削除、レート変換、走査変換の３つの
動作を第４図に示す従来例に比して簡単な回路構成で実
現できる。
以上説明した如く、本発明によれば、ＲＡλ（を用いて
書込み及び読出しを行なっているので、従来例に比して
簡単な回路構成で無効データ削除、レート変換、走査変
換を行なうことができ、ノステムを小形、安価に構成で
きる。
書込み及び読出しを行なっているので、従来例に比して
簡単な回路構成で無効データ削除、レート変換、走査変
換を行なうことができ、ノステムを小形、安価に構成で
きる。
第１図は本発明の原理図、
第２図は本発明の一実施例のブロック図、第３図は従来
及び本発明の動作タイミングチャート、 第４図は従来の一例のブロック図である。 図において、 ｌは［ＲＣＣＤ検出器、 １０．２０はＲＡＭ 。 １１．２１は書込みアドレスカウンタ、１２．２２は読
出しアドレスカウンタ を示す。 特許出願人 富 士 通 株式会社 時系列データ 時間□ 従来及び・１１発明の動イ′［タイミング−ｒへ・−１
第３ 図 傅 ：＃ （ｒｔ来の一例のブ【」ツクｌ〕ｊ 第４図
及び本発明の動作タイミングチャート、 第４図は従来の一例のブロック図である。 図において、 ｌは［ＲＣＣＤ検出器、 １０．２０はＲＡＭ 。 １１．２１は書込みアドレスカウンタ、１２．２２は読
出しアドレスカウンタ を示す。 特許出願人 富 士 通 株式会社 時系列データ 時間□ 従来及び・１１発明の動イ′［タイミング−ｒへ・−１
第３ 図 傅 ：＃ （ｒｔ来の一例のブ【」ツクｌ〕ｊ 第４図
Claims (2)
- （１）一定時間内に無効データと有効データとが存在す
る時系列データを入力され、該有効データのみを出力転
送するデータ転送装置において、上記時系列データを入
力されるＲＡＭ（ランダム・アクセス・メモリ）（２０
）と、 上記時系列データを該ＲＡＭ（２０）に書込むための所
定書込みアドレスを指定する書込みアドレスカウンタ（
２１）と、 上記ＲＡＭ（２０）から上記有効データのみを読出すた
めの所定読出しアドレスを指定する読出しアドレスカウ
ンタ（２２）とよりなることを特徴とするデータ転送装
置。 - （２）上記読出しアドレスの順序は、テレビジョン受像
機の画像表示に必要な形態になるように設定したことを
特徴とする請求項１記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187436A JP2539082B2 (ja) | 1990-07-16 | 1990-07-16 | デ―タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187436A JP2539082B2 (ja) | 1990-07-16 | 1990-07-16 | デ―タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477033A true JPH0477033A (ja) | 1992-03-11 |
| JP2539082B2 JP2539082B2 (ja) | 1996-10-02 |
Family
ID=16206030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2187436A Expired - Fee Related JP2539082B2 (ja) | 1990-07-16 | 1990-07-16 | デ―タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539082B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640882A (en) * | 1979-09-11 | 1981-04-17 | Nippon Electric Co | Image memory unit |
| JPS56146384A (en) * | 1980-04-15 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Memory device |
| JPS6469178A (en) * | 1987-09-10 | 1989-03-15 | Sharp Kk | Composite video signal processor |
-
1990
- 1990-07-16 JP JP2187436A patent/JP2539082B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640882A (en) * | 1979-09-11 | 1981-04-17 | Nippon Electric Co | Image memory unit |
| JPS56146384A (en) * | 1980-04-15 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Memory device |
| JPS6469178A (en) * | 1987-09-10 | 1989-03-15 | Sharp Kk | Composite video signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539082B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2100953A (en) | System and method for converting a non-interlaced video signal into an interlaced video signal | |
| HK28991A (en) | Interface device for converting the format of an input signal | |
| JP2539082B2 (ja) | デ―タ転送装置 | |
| JPS61198293A (ja) | 表示信号変換回路 | |
| JPS5550774A (en) | Rearranging device of satellite image receiving data | |
| JPH10341415A (ja) | 画像処理装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP3107555B2 (ja) | データ処理装置 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| JP3217551B2 (ja) | 静止画格納送出装置 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH03117280A (ja) | 任意画像拡大信号発生回路 | |
| SU1649530A1 (ru) | Устройство дл отображени информации | |
| JPH03117079A (ja) | 画像縮小信号発生回路 | |
| JPS6033790A (ja) | 画像メモリ装置 | |
| JPH042283A (ja) | 画像縮小装置 | |
| JPH04324775A (ja) | 画像メモリ装置 | |
| JPS63671A (ja) | 画像処理装置 | |
| JPH0415763A (ja) | 静止画像処理装置 | |
| JPS60146290A (ja) | 走査変換装置の補間処理装置 | |
| JPS61251970A (ja) | 画像処理装置 | |
| JPS59155887A (ja) | 表示装置 | |
| JPH01113875A (ja) | 画像入力装置 | |
| JPH08195938A (ja) | 走査変換方法及び走査変換装置 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |