JPH0486695A - 波形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、アナログ入力信号をアナログ・デジタル変換
器（以下ＡＤ変換器という）によりデジタル化してメモ
リに記憶し、その後データを読み出して表示装置に波形
表示する波形表示装置に関し、詳しくはこの種の波形表
示装置における波形表示の高速化の改善に関する。

〈従来の技術〉 従来より、アナログ入力信号をデジタル化してメモリに
取り込み、波形処理を行なった後波形として表示装置（
通常ＣＲＴ）に表示させる測定器あるいは波形表示装置
がある。

この種の装置においては、ＣＲ７画面の表示ドツトに１
対１に対応した画像メモリを持ち、この画像メモリの内
容を順次表示する方式が一般的である。

この方式においては、ＡＤ変換された離散的な各データ
のデータ間（入力値間）を高速に補関し連続波形として
表示させるために、図形発生器を用いることがある。

〈発明が解決しようとする課題〉 しかしながら、図形発生器へのデータ受渡しがＣＰＵ経
由で行なわれるため、高速処理実現には限界があるとい
う問題があった。

本発明の目的は、このような点に鑑みてなされたもので
、デジタル化された入力信号を記憶したアクイジション
メモリの内容をＣＰＵを経由せずに直接図形発生器に転
送できるようにすることにより、高速で波形表示するこ
とのできる波形表示装置を提供することにある。

く課題を解決するための手段〉 このような目的を達成するための本発明は、アナログ入
力信号をデジタル変換し、図形発生器によりサンプリン
グデータ間を高速に補関し、得られたドツト列データを
画像メモリに記憶し、画像メモリに記憶された波形を表
示するようにした波形表示装置において、 デジタル変換されたアナログ入力データ記憶するアクイ
ジションメモリと、 このアクイジションメモリへのデータを読み出しアドレ
スを発生するカウンタであって、前記図形発生器のデー
タ補間が終了するごとにカウントアツプするアドレスを
発生するカウンタ回路を具備し、前記カウンタ回路から
のアドレスにより前記アクイジションメモリが直接アク
セスされ読み出されたデータが前記図形発生器に渡され
るようにしたことを特徴とする。

く作用〉 本発明では、アクイジションメモリからデータを読み出
す際のアドレスをカウンタ回路より発生する。

このカウンタ回路は図形発生器での補間動作が終了する
ごとにカウントアツプを行なう。

したがって、アクイジションメモリから図形発生器への
データ転送はＣＰＵの介在なしにカウンタ回路からのア
ドレス入力により順次行なわれる。

これにより、アクイジションメモリから図形発生器への
データ転送を高速化することができる。

〈実施例〉 以下図面を参照して本発明の詳細な説明する。

図は本発明に係る波形表示装置の一実施例を示す構成図
である。図において、１はＡＤ変換器、２はアクイジシ
ョンメモリ、３は図形発生器、４は第１のアービタ、５
は画像メモリ、６は第２のアービータ、７はカウンタ回
路、８はＣＲＴコントローラ、９は並列・直列変換器、
１０はＣＰＵであ・る。

ＡＤ変換器１はアナログ入力信号をデジタル信号に変換
する。アクイジションメモリ２はＡＤ変換器１の出力を
記憶するメモリである０図形発生器３はメモリ２に格納
された各データ間の値（ドツト）を補間する。第１のア
ービタ４は、図形発生器３から画像メモリへの書き込み
と表示のための読み出し動作を調停する機能を有するも
のである。

画像メモリ５はＣＲ７画面（図示せず）に１対１に対応
したアドレスを持つメモリである。第２７−ビタ６は、
アクイジションメモリ２へのデータ入力、ＣＰＵｌ０か
らのアクセス、そして図形発生器３への読み出しを調停
する機能を有するものである。

カウンタ回路７は、データ入力時のアクイジションメモ
リ２に対するメモリアドレスと図形発生器３ヘデータを
読み出す時のアドレスを発生する回路である。ＣＲＴコ
ントローラ８は、ＣＲＴ（図示せず）に対する水平およ
び垂直帰線信号の発生と、画像メモリ５に対しＣＲＴへ
の読み出しのためのアドレスを発生する。

並列・直列変換器９は、画像メモリ５から出力される並
列出力データを直列データに変換してＣＲＴへのビデオ
信号を作成する。ＣＰＵｌ０は、各部に必要な制御信号
を発生し、装置全体の制御を行なうものである。

このような構成における動作を順を追って次に説明する
。

■入力データの格納 ＣＰＵｌ０からのスタート命令によりＡＤ変換器１はア
ナログ入力信号のデジタル化を開始する。

サンプリングのタイミングは図示しない基準のタロツク
に同期して行なわれる。ＡＤ変換されたデ−タは順次ア
クイジションメモリ２に格納される。

この場合、アクイジションメモリ２へのアドレスはカウ
ンタ回ＮＩ７により発生され、第２のアービタ６経由で
アクイジションメモリ２に与えられる。

■アクイジションメモリ２からの図形発生器３へのデー
タ転送 ＣＰＵｌ０からアクイジションメモリ２のスタートアド
レスをカウンタ回路フヘセットする。この後ＣＰＵ１０
からのスタート命令を受けてスタートアドレスをアクイ
ジションメモリ２へ入力し、アクイジションメモリ２か
らの出力（１点目のデータ）を図形発生器３へ渡す。図
形発生器３はそのメモリ出力を受けると終了信号ＥＮＤ
を発生する。カウンタ回路７はこのＥＮＤ信号によりカ
ウントアツプする。

次に、第２のアービタ６によりカウンタ回路７の出力は
アクイジションメモリ２に直接入力できるようになって
いるので、アクイジションメモリ２はカウンタ回Ｆ＃Ｉ
７の出力（アドレス）を受けて２点目のデータを図形発
生器３に出力する。

２Ａｌ以降については、前回の点との間を埋めるように
図形発生器３よりドツト列が発生し、入力した点に到達
すると終了信号ＥＮＤが図形発生器３より出力され、ア
クイジションメモリ２は３点目のデータを図形発生器３
に出力する。

このような動作を繰り返すことによりアクイジションメ
モリ２のデータを図形発生器３へ渡し、入力点間のドツ
ト列を補間しながら出力することかできる。

なお、カウンタ回路７の初期値はＣＰＵｌ０により任意
の値に設定され得るので、アクイジションメモリ２の任
意の部分（範囲）からデータを取り出して図形発生器３
へ渡すことができる。

このように、アクイジションメモリ２から図形発生器３
へのデータ転送はＣＰＵｌ０を介在させずに行なうこと
ができ、高速転送が可能となる。

■画像メモリの表示 図形発生器３で発生したドツト列は第１のアービタ４を
経由して画像メモリ５へ書き込まれる。

画像メモリ５の内容は、ＣＲＴコントローラ８の出力に
応じて読み出され、並列・直列変換器９を通してＣＲＴ
へ出力される。

なお、カウンタ回路７のカウントアツプ値をプログラマ
ブルにすることにより、間引き表示も可能となる。

〈発明の効果〉 以上詳細に説明したように、本発明によれば次のような
効果がある。すなわち、図形発生器３の終了信号によっ
て動作するカウンタ回路を設け、これによりアクイジシ
ョンメモリ２をアクセスするようにしたことにより、波
形表示におけるＣＰＵの介在をなくすることができ、波
形の高速描画が可能となる。

また、ＣＰＵの負荷を大幅に軽減することができる。

【図面の簡単な説明】

図は本発明に係る波形表示装置の一実施例を示す構成図
である。 １・・・ＡＤ変換器、２・・・アクイジションメモリ、
３・・・図形発生器、４・・・第１のアーとり、５・・
・画像メモリ、６・・・第２のアービタ、７・・・カウ
ンタ回路、８・・・ＣＲＴコントローラ、９・・・並列
・直列変換器、１０・・・ＣＰＵ。

Claims (1)

1. 【特許請求の範囲】 アナログ入力信号をデジタル変換し、図形発生器により
   サンプリングデータ間を高速に補間し、得られたドット
   列データを画像メモリに記憶し、画像メモリに記憶され
   た波形を表示するようにした波形表示装置において、 デジタル変換されたアナログ入力データ記憶するアクイ
   ジションメモリと、 このアクイジションメモリへのデータを読み出しアドレ
   スを発生するカウンタであつて、前記図形発生器のデー
   タ補間が終了するごとにカウントアップするアドレスを
   発生するカウンタ回路を具備し、前記カウンタ回路から
   のアドレスにより前記アクイジションメモリが直接アク
   セスされ読み出されたデータが前記図形発生器に渡され
   るようにしたことを特徴とする波形表示装置。