JPH03118629A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH03118629A JPH03118629A JP1255223A JP25522389A JPH03118629A JP H03118629 A JPH03118629 A JP H03118629A JP 1255223 A JP1255223 A JP 1255223A JP 25522389 A JP25522389 A JP 25522389A JP H03118629 A JPH03118629 A JP H03118629A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ecc
- host system
- error
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ転送装置に関し、例えばハードディ
スクメモリ制御装置に利用して有効な技術に関するもの
である。
スクメモリ制御装置に利用して有効な技術に関するもの
である。
例えば、ハードデイクスメモリは、共通のスピンドルに
複数枚のディスクが取り付けられる。各ディスクの両面
にそれぞれヘッドが取り付けられる。これらのヘッドは
、ディスク面の半径方向に移動する。これにより、各デ
ィスク面には同心円状の複数のトランク（記録面）が構
成される。各トラックは数十個のセクタから構成される
。
複数枚のディスクが取り付けられる。各ディスクの両面
にそれぞれヘッドが取り付けられる。これらのヘッドは
、ディスク面の半径方向に移動する。これにより、各デ
ィスク面には同心円状の複数のトランク（記録面）が構
成される。各トラックは数十個のセクタから構成される
。
ディスクを回転させるスピンドルにはセンサーが設けら
れ、その出力によりトラックの開始場所が知らされる。
れ、その出力によりトラックの開始場所が知らされる。
この信号は、インデックス信号と呼ばれ、その直後から
セクタが順序正しく配列される。各セクタはＩ Ｄ （
Ｉｄｅｎｔｉｆｉｅｒ）部とデータ部の対で構成される
。ＩＤ部とデータ部には、それぞれ読み出し誤りを検出
及び訂正するためのＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃ
ｔｉｏｎ Ｃｏｄｅ）部が付加される。
セクタが順序正しく配列される。各セクタはＩ Ｄ （
Ｉｄｅｎｔｉｆｉｅｒ）部とデータ部の対で構成される
。ＩＤ部とデータ部には、それぞれ読み出し誤りを検出
及び訂正するためのＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃ
ｔｉｏｎ Ｃｏｄｅ）部が付加される。
このうち、１０部はシリンダの物理的番地を示すシリン
ダアドレス、ヘッドの物理的番地を示すヘッドアドレス
、及びトランクにおけるセクタの論理的番地を示すセク
タアドレスからなるアドレス情報により構成される。
ダアドレス、ヘッドの物理的番地を示すヘッドアドレス
、及びトランクにおけるセクタの論理的番地を示すセク
タアドレスからなるアドレス情報により構成される。
上記のハードディスクメモリ制御装置においては、ホス
トシステムとディスクメモリ制御装置とを接続するバス
における伝送誤りについて配慮がされておらず、例えば
ディスクメモリ制御装置がディスクから正常にデータを
読み出した場合においても、上記バスの伝送誤りの発生
により誤ったデータをホストシステムが受は取る場合が
ある。
トシステムとディスクメモリ制御装置とを接続するバス
における伝送誤りについて配慮がされておらず、例えば
ディスクメモリ制御装置がディスクから正常にデータを
読み出した場合においても、上記バスの伝送誤りの発生
により誤ったデータをホストシステムが受は取る場合が
ある。
すなわち、ホストシステムは、上記バスの伝送誤りを検
出できないという問題がある。
出できないという問題がある。
また、データ部とそれに続＜ＥＣＣ部とを送受信する命
令を備えた上記フロッピーディスクメモリ制御装置にお
いても、例えばディスク読み出し誤りを検出した場合、
誤りの存在するセクタのデータ部とＥＣＣ部とをホスト
システムに転送する。
令を備えた上記フロッピーディスクメモリ制御装置にお
いても、例えばディスク読み出し誤りを検出した場合、
誤りの存在するセクタのデータ部とＥＣＣ部とをホスト
システムに転送する。
したがって、ホストシステムにおける読み取りセクタ数
監理等の負担が重くなるという問題が生じる。
監理等の負担が重くなるという問題が生じる。
この発明の目的は、ホストシステム側の負担を軽減しつ
つ、バスの伝送誤りを検出可能にしたデータ転送装置を
提供することにある。
つ、バスの伝送誤りを検出可能にしたデータ転送装置を
提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、１セクタ分の記憶容量を持つバッファＲＡＭ
を設け、メモリから読み出されたデータ部とそれに付加
されたＥＣＣ部とをホストシステムにデータ転送すると
き、誤りの存在するセクタのデータ部とＥＣＣ部とバッ
ファＲＡＭに保存してホストシステムに転送しないよう
にする。
を設け、メモリから読み出されたデータ部とそれに付加
されたＥＣＣ部とをホストシステムにデータ転送すると
き、誤りの存在するセクタのデータ部とＥＣＣ部とバッ
ファＲＡＭに保存してホストシステムに転送しないよう
にする。
上記した手段によれば、誤りのあるデータ部及びＥＣＣ
部を転送しないからホストシステムの負担を軽減しつつ
、バスの伝送誤りをホストシステムが検出できる。
部を転送しないからホストシステムの負担を軽減しつつ
、バスの伝送誤りをホストシステムが検出できる。
第１図には、この発明が適用されたハードディスク制御
袋Ｗ（以下、単にＨＤＣという場合がある。）の一実施
例のブロック図が示されている。
袋Ｗ（以下、単にＨＤＣという場合がある。）の一実施
例のブロック図が示されている。
同図において一点鎖線より囲まれた各回路ブロックは、
公知の半導体集積回路の製造技術によって、特に制限さ
れないが、単結晶シリコンのような１個の半導体基板上
において形成される。
公知の半導体集積回路の製造技術によって、特に制限さ
れないが、単結晶シリコンのような１個の半導体基板上
において形成される。
プロセシングユニットＰＵは、クロック信号ＣＬＫ及び
リセット信号Ｒ３Ｔ及び後述するようなＥＣＣ復号回路
からの信号ＥＲＲ，ＣＯＲを受けて、内部回路の動作に
必要な図示しない各種制御信号及びタイミング信号を形
成する。
リセット信号Ｒ３Ｔ及び後述するようなＥＣＣ復号回路
からの信号ＥＲＲ，ＣＯＲを受けて、内部回路の動作に
必要な図示しない各種制御信号及びタイミング信号を形
成する。
マルチプレクサＭＰＸは、ホストシステムＨＯ３Ｔ側の
後述するような周辺バス（Ｉ１０バス）に結合され、書
き込み／読み出しデータの授受、及びホストシステムＨ
Ｏ３Ｔから供給されるコマンドを受は取る。
後述するような周辺バス（Ｉ１０バス）に結合され、書
き込み／読み出しデータの授受、及びホストシステムＨ
Ｏ３Ｔから供給されるコマンドを受は取る。
マルチプレクサＭＰＸを介して授受されるデータは、デ
ータバッファメモリＤＢＭに格納される。
ータバッファメモリＤＢＭに格納される。
特に制限されないが、上記データバッファメモリＤＢＭ
は、２面バッファメモリを持ち、高速なデータ授受を行
うようにされる。このため、データバッファメモリＤＢ
Ｍの人出力部には、２面のパンツアメモリを交互に切り
換えるためのマルチプレクサ回路が設けられる。
は、２面バッファメモリを持ち、高速なデータ授受を行
うようにされる。このため、データバッファメモリＤＢ
Ｍの人出力部には、２面のパンツアメモリを交互に切り
換えるためのマルチプレクサ回路が設けられる。
マルチプレクサＭＰＸを介して供給されるコマンドは、
レジスタ部ＲＥＧに供給される。このレジスタ部ＲＥＧ
は、コマンドレジスタ、ＩＤＣの状態を示すステータス
レジスタ等を持つ。
レジスタ部ＲＥＧに供給される。このレジスタ部ＲＥＧ
は、コマンドレジスタ、ＩＤＣの状態を示すステータス
レジスタ等を持つ。
制御回路Ｃ０ＮＴは、ホストシステムＨＯ３Ｔ側から供
給される書き込み／読み出し制御信号や、割り込み信号
等を受けて、上記マルチプレクサＭｐｘの切り換え動作
等を制御する。
給される書き込み／読み出し制御信号や、割り込み信号
等を受けて、上記マルチプレクサＭｐｘの切り換え動作
等を制御する。
フォーマット制御回路ＦＣは、ハードディスクドライバ
ＨＤＤに対する書き込み／読み出しデータ、内部同期信
号等を生成するものであり、以下に説明するパラレル／
シリアル変換回路Ｐ／Ｓ、ＥＣＣ符号回路ＥＣ０Ｄ及び
ＥＣＣ復号回路ＥＤＥＣを含む。上記パラレル／シリア
ル変換回路Ｐ／Ｓは、内部バスＢＵＳとの間でバ・イト
単位にパラレルにデータを授受し、図示しないハードデ
ィスクドライバＨＤＤとの間でビット単位でシリアルに
データ授受する。
ＨＤＤに対する書き込み／読み出しデータ、内部同期信
号等を生成するものであり、以下に説明するパラレル／
シリアル変換回路Ｐ／Ｓ、ＥＣＣ符号回路ＥＣ０Ｄ及び
ＥＣＣ復号回路ＥＤＥＣを含む。上記パラレル／シリア
ル変換回路Ｐ／Ｓは、内部バスＢＵＳとの間でバ・イト
単位にパラレルにデータを授受し、図示しないハードデ
ィスクドライバＨＤＤとの間でビット単位でシリアルに
データ授受する。
ＥＣＣ復号回路ＥＤＥＣは、ハードデイクスドライバＨ
ＤＤからの読み出しデータを受けて誤り検出訂正（復号
化）する。また、ホストシステムＨＯＳＴから受は取っ
たデータ部とそれに付加されたＥＣＣ部とをハードディ
スクドライバＨＤＤに古き込む命令においては、ホスト
システムＨＯ３Ｔから受は取ったデータを復号化する。
ＤＤからの読み出しデータを受けて誤り検出訂正（復号
化）する。また、ホストシステムＨＯＳＴから受は取っ
たデータ部とそれに付加されたＥＣＣ部とをハードディ
スクドライバＨＤＤに古き込む命令においては、ホスト
システムＨＯ３Ｔから受は取ったデータを復号化する。
ＥＣＣ符号回路ＥＣ０Ｄは、ホストシステムからデータ
部のみを受は取りハードディスクドライバＨＤＤに書き
込む命令において、ＥＣＣ部を生成（符号化）する。こ
こで、ＥＣＣ符号回路ＥＣ０Ｄは、本発明が適用された
命令のみをサポートするハードディスク制御装置におい
ては不用となる。上記ＥＣＣは、ＣＲＣ（Ｃｙｃｌｉｃ
ＲｅｄｕｎｄａｎｃｙＣｏｄｅ）を用いるものであっ
てもよい、すなわち、この実施例におけるＥＣＣは、誤
り検出符号と誤り訂正を総称した意味で用いている。読
み出し誤りを検出したときには、誤り検出信号ＥＲＲが
、誤り訂正が正常終了したときにはＣＯＲ信号が上記プ
ロセシングユニットＰＵに伝えられる。
部のみを受は取りハードディスクドライバＨＤＤに書き
込む命令において、ＥＣＣ部を生成（符号化）する。こ
こで、ＥＣＣ符号回路ＥＣ０Ｄは、本発明が適用された
命令のみをサポートするハードディスク制御装置におい
ては不用となる。上記ＥＣＣは、ＣＲＣ（Ｃｙｃｌｉｃ
ＲｅｄｕｎｄａｎｃｙＣｏｄｅ）を用いるものであっ
てもよい、すなわち、この実施例におけるＥＣＣは、誤
り検出符号と誤り訂正を総称した意味で用いている。読
み出し誤りを検出したときには、誤り検出信号ＥＲＲが
、誤り訂正が正常終了したときにはＣＯＲ信号が上記プ
ロセシングユニットＰＵに伝えられる。
ディスクインターフェイスＤＩＧは、ドライブ選択信号
、ヘッド選択信号等を生成するものである。
、ヘッド選択信号等を生成するものである。
上記プロセシングユニットＰＵ１データバッファメモリ
ＤＢＭ、レジスタ部ＲＥＧ、フォーマット制御回路ＦＣ
及びディスクインターフェイスＤＩＣは、内部バスＢＵ
Ｓを介して相互に接続される。
ＤＢＭ、レジスタ部ＲＥＧ、フォーマット制御回路ＦＣ
及びディスクインターフェイスＤＩＣは、内部バスＢＵ
Ｓを介して相互に接続される。
第２図には、上記ＨＤＣを装備したマイクロコンピュー
タシステムの一実施例のブロック図が示されている。
タシステムの一実施例のブロック図が示されている。
ホストシステムＨＯ３Ｔは、マイクロプロセッサＭＰＵ
、メインメモリＭＥＭ、直接メモリアクセスコントロー
ラＤＭＡＣ，及びホストアダプタ１（ＡＤＰから構成さ
れる。ホストアダプタＨＡＤＰは、上記同様なＥＣＣ符
号回路ＥＣ０Ｄ、ＥＣＣ復号回路ＥＤＥＣ及びＩ１０バ
ス変換回路ＩＣ０Ｎから構成される。Ｉ１０バス変換回
路ＩＣ０Ｎは、システムバスと周辺バス（■１０バス）
との物理的変換を行う。ホストシステムＨＯ３Ｔとハー
ドディスク制御袋ＷＨＤｃとは、周辺バス（Ｉ１０バス
）により接続される。
、メインメモリＭＥＭ、直接メモリアクセスコントロー
ラＤＭＡＣ，及びホストアダプタ１（ＡＤＰから構成さ
れる。ホストアダプタＨＡＤＰは、上記同様なＥＣＣ符
号回路ＥＣ０Ｄ、ＥＣＣ復号回路ＥＤＥＣ及びＩ１０バ
ス変換回路ＩＣ０Ｎから構成される。Ｉ１０バス変換回
路ＩＣ０Ｎは、システムバスと周辺バス（■１０バス）
との物理的変換を行う。ホストシステムＨＯ３Ｔとハー
ドディスク制御袋ＷＨＤｃとは、周辺バス（Ｉ１０バス
）により接続される。
次に、データ部とＥＣＣ部をホストシステムＨＯ３Ｔに
転送する命令を受は取ったときのハードディスク制御装
置ＨＤＣの動作を説明する。
転送する命令を受は取ったときのハードディスク制御装
置ＨＤＣの動作を説明する。
ハードディスクドライバＨＤＤを通して読み出されたシ
リアルデータは、直接にＥＣＣ復号回路ＥＤＥＣにより
復号されると同時に、パラレル／シリアル変換回路Ｐ／
Ｓによりパラレルデータに変換された後、内部バスＢＵ
Ｓを通してデータバッファメモリＤＢＭに格納される。
リアルデータは、直接にＥＣＣ復号回路ＥＤＥＣにより
復号されると同時に、パラレル／シリアル変換回路Ｐ／
Ｓによりパラレルデータに変換された後、内部バスＢＵ
Ｓを通してデータバッファメモリＤＢＭに格納される。
読み出されたデータにＥＣＣエラーがないときには、デ
ータバッファメモリＤＢＭに格納されたデータ部とそれ
に対応したＥＣＣ部がホストシステムＨＯ３Ｔに転送さ
れる。
ータバッファメモリＤＢＭに格納されたデータ部とそれ
に対応したＥＣＣ部がホストシステムＨＯ３Ｔに転送さ
れる。
読み出されたデータにＥＣＣエラーが検出されたときは
、自動訂正モードであるかによって２通りの処理が行わ
れる。自動訂正モードでない場合には、読み出されたデ
ータをホストシステムＨＯ３Ｔに転送せずに異常終了と
する。自動訂正モードの場合は、自動訂正を行い、訂正
可能であれば訂正後のデータをホストシステムＨＯ３Ｔ
に転送し、訂正が不可能なときには読み出されたデータ
をホストシステムＨＯ３Ｔに転送せずに異常終了にする
。
、自動訂正モードであるかによって２通りの処理が行わ
れる。自動訂正モードでない場合には、読み出されたデ
ータをホストシステムＨＯ３Ｔに転送せずに異常終了と
する。自動訂正モードの場合は、自動訂正を行い、訂正
可能であれば訂正後のデータをホストシステムＨＯ３Ｔ
に転送し、訂正が不可能なときには読み出されたデータ
をホストシステムＨＯ３Ｔに転送せずに異常終了にする
。
次に、ホストシステムＨＯ３Ｔから受は取るデータ部と
ＥＣＣ部とをハードディスクドライバＨＤＤに書き込む
命令を受は取ったときのハードディスク制御装置Ｉ Ｄ
Ｃの動作を説明する。
ＥＣＣ部とをハードディスクドライバＨＤＤに書き込む
命令を受は取ったときのハードディスク制御装置Ｉ Ｄ
Ｃの動作を説明する。
ホストシステムＨＯ３Ｔから受は取ったデータは、デー
タバッファメモリＤＢＭに格納されると同時に内部バス
を通してパラレル／シリアル変換回路Ｐ／Ｓに転送され
る。シリアルデータに変換された後、ＥＣＣ復号回路Ｅ
ＤＥＣによりＥＣＣエラーがないか否かがＴＩｆ！認さ
れる。ＥＣＣエラーがない場合、データバッファメモリ
ＤＢＭに格納されたデータがハードディスクドライバＨ
ＤＤに書き込まれる。ＥＣＣエラーが検出された場合、
言い喚えるならば、ホストシステムＨＯ３Ｔとハードデ
ィスク制ｊ’ｌＨ装置Ｉ Ｄ Ｃとの間を接続する周辺
バス（１１０バス）においてエラーが発生した場合には
、自動訂正モードであるか否かにより次の２通りの処理
に分かれる。自動訂正モードでない場合には、受は取っ
たデータをハードディスクドラ−ｆバＨＤ Ｄに会き込
まずに異常終了にする。
タバッファメモリＤＢＭに格納されると同時に内部バス
を通してパラレル／シリアル変換回路Ｐ／Ｓに転送され
る。シリアルデータに変換された後、ＥＣＣ復号回路Ｅ
ＤＥＣによりＥＣＣエラーがないか否かがＴＩｆ！認さ
れる。ＥＣＣエラーがない場合、データバッファメモリ
ＤＢＭに格納されたデータがハードディスクドライバＨ
ＤＤに書き込まれる。ＥＣＣエラーが検出された場合、
言い喚えるならば、ホストシステムＨＯ３Ｔとハードデ
ィスク制ｊ’ｌＨ装置Ｉ Ｄ Ｃとの間を接続する周辺
バス（１１０バス）においてエラーが発生した場合には
、自動訂正モードであるか否かにより次の２通りの処理
に分かれる。自動訂正モードでない場合には、受は取っ
たデータをハードディスクドラ−ｆバＨＤ Ｄに会き込
まずに異常終了にする。
自動訂正モードの場合には、自動訂正を行い、訂正可能
であれば訂正後のデータをハードディスクドライバＨＤ
Ｄに書き込み、訂正が不可能であればデータをハードデ
ィスクドライバ）ＩＤＤに書き込まずに異常終了にする
。
であれば訂正後のデータをハードディスクドライバＨＤ
Ｄに書き込み、訂正が不可能であればデータをハードデ
ィスクドライバ）ＩＤＤに書き込まずに異常終了にする
。
このことは、ホストシステムＨＯ５Ｔ側においても同様
である。すなわち、上記のＩ１０バスにおいてエラーが
発生したときには、ホストアダプタＨＡ Ｄ Ｐに含ま
れるＥＣＣ復号回路ＥＤＥＣにより、データの誤り検出
と、上記のような自動訂正モードに応じた自動訂正が行
われる。
である。すなわち、上記のＩ１０バスにおいてエラーが
発生したときには、ホストアダプタＨＡ Ｄ Ｐに含ま
れるＥＣＣ復号回路ＥＤＥＣにより、データの誤り検出
と、上記のような自動訂正モードに応じた自動訂正が行
われる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）少なくとも１セクタ分の記憶容量を持つバッファ
ＲＡＭを設け、メモリから読み出されたデータ部とそれ
に付加されたＥＣＣ部とをホストシステムにデータ転送
するとき、誤りの存在するセクタのデータ部とＥＣＣ部
とバッファＲＡＭに保存してホストシステムに転送しな
いようにすることにより、誤りのあるデータ部及ｔＥｃ
ｃ部を転送しないからホストシステムの負担を軽減しつ
つ、バスの伝送誤りをホストシステム側のＥＣＣ復号回
路により検出できるという効果が得られる。
る。すなわち、 （１）少なくとも１セクタ分の記憶容量を持つバッファ
ＲＡＭを設け、メモリから読み出されたデータ部とそれ
に付加されたＥＣＣ部とをホストシステムにデータ転送
するとき、誤りの存在するセクタのデータ部とＥＣＣ部
とバッファＲＡＭに保存してホストシステムに転送しな
いようにすることにより、誤りのあるデータ部及ｔＥｃ
ｃ部を転送しないからホストシステムの負担を軽減しつ
つ、バスの伝送誤りをホストシステム側のＥＣＣ復号回
路により検出できるという効果が得られる。
（２）自動訂正機能を持つ場合、自動訂正の結果に応じ
て訂正可能の場合にデータ書き込み等を行い、訂正不可
の場合には異常終了とすることによってデータ転送効率
を高くできるという効果が得られる。
て訂正可能の場合にデータ書き込み等を行い、訂正不可
の場合には異常終了とすることによってデータ転送効率
を高くできるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ハードディス
クメモリの他、フロッピーディススフメモリ等にも同様
に適用できる。
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ハードディス
クメモリの他、フロッピーディススフメモリ等にも同様
に適用できる。
また、メモリは上記のようなディスクメモリの他、磁気
テープを利用したもの、あるいは゛Ｖ導体ＲＡＭやＲＯ
Ｍ等であってもよい。ｔなわち、これらのメモリのデー
タを周辺バスを通してホストにデータ転送するデータ転
送装置においても上記同様に適用できるものである。
テープを利用したもの、あるいは゛Ｖ導体ＲＡＭやＲＯ
Ｍ等であってもよい。ｔなわち、これらのメモリのデー
タを周辺バスを通してホストにデータ転送するデータ転
送装置においても上記同様に適用できるものである。
この発明は、メモリに記憶されたデータを転送するデー
タ転送装置に広く利用できる。
タ転送装置に広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、少なくとも１セクタ分の記憶容量を持つバ
ッファＲＡＭを設け、メモリから読み出されたデータ部
とそれに付加されたＥＣＣ部とをホストシステムにデー
タ転送するとき、誤りの存在するセクタのデータ部とＥ
ＣＣ部とバッファＲＡＭに保存してホストシステムに転
送しないようにする。この構成では、誤りのあるデータ
部及びＥＣＣ部を転送しないからホストシステムの負担
を軽減しつつ、バスの伝送誤りをホストシステム側のＥ
ＣＣ復号回路により検出できる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、少なくとも１セクタ分の記憶容量を持つバ
ッファＲＡＭを設け、メモリから読み出されたデータ部
とそれに付加されたＥＣＣ部とをホストシステムにデー
タ転送するとき、誤りの存在するセクタのデータ部とＥ
ＣＣ部とバッファＲＡＭに保存してホストシステムに転
送しないようにする。この構成では、誤りのあるデータ
部及びＥＣＣ部を転送しないからホストシステムの負担
を軽減しつつ、バスの伝送誤りをホストシステム側のＥ
ＣＣ復号回路により検出できる。
第１図は、この発明が通用されたハードディスク制御装
置の一実施例を示すブロック図、第２図は、上記ハード
ディスク制御装置が装備されたマイクロコンピュータシ
ステムの一実施例を示すブロック図である。 ＩＤＣ・・ハードディスク制御装置、ＰＵ・・プロセシ
ングユニット、ＭＰＸ・・マルチプレクサ、ＤＢＭ・・
データバッファメモリ、ＲＥＧ・・レジスタ部、Ｃ０Ｎ
Ｔ・・制御回路、ＢＵＳ・・内部バス、ＤＩＣ・・ディ
スクインターフェイス、ＦＣ・・フォーマット制御回路
、Ｐ／Ｓ・・パラレル／シリアル変換回路、ＥＣ０Ｄ・
・ＥＣＣ符号回路、ＥＤＥＣ・・ＥＣＣ復号回路、ＨＯ
８′Ｆ・・ホストシステム、ＨＤＤ・・ハードディスク
トライバ、ＭＰＵ・・マイクロプロセッサ、Ｍ ＥＭ・
・メインメモリ、Ｄ Ｍ Ａ Ｃ・・直接メモリアクセ
スコンｉ・ローラ、Ｅ（ＡＤＰ・・ホストアダプタ、Ｉ
ＣＯＮ・・Ｉ１０バス変換回路。
置の一実施例を示すブロック図、第２図は、上記ハード
ディスク制御装置が装備されたマイクロコンピュータシ
ステムの一実施例を示すブロック図である。 ＩＤＣ・・ハードディスク制御装置、ＰＵ・・プロセシ
ングユニット、ＭＰＸ・・マルチプレクサ、ＤＢＭ・・
データバッファメモリ、ＲＥＧ・・レジスタ部、Ｃ０Ｎ
Ｔ・・制御回路、ＢＵＳ・・内部バス、ＤＩＣ・・ディ
スクインターフェイス、ＦＣ・・フォーマット制御回路
、Ｐ／Ｓ・・パラレル／シリアル変換回路、ＥＣ０Ｄ・
・ＥＣＣ符号回路、ＥＤＥＣ・・ＥＣＣ復号回路、ＨＯ
８′Ｆ・・ホストシステム、ＨＤＤ・・ハードディスク
トライバ、ＭＰＵ・・マイクロプロセッサ、Ｍ ＥＭ・
・メインメモリ、Ｄ Ｍ Ａ Ｃ・・直接メモリアクセ
スコンｉ・ローラ、Ｅ（ＡＤＰ・・ホストアダプタ、Ｉ
ＣＯＮ・・Ｉ１０バス変換回路。
Claims (1)
- 【特許請求の範囲】 １、メモリから読み出されたデータ部とそれに付加され
たＥＣＣ部とをホストシステムにデータ転送する機能と
少なくとも１セクタ分のデータ部及びＥＣＣ部分の記憶
容量を持つバッファＲＡＭとを有し、読み出し誤り検出
をしたとき誤りの存在するセクタのデータ部とＥＣＣ部
とをバッファＲＡＭに保存し、ホストシステムに転送し
ないようにしたことを特徴とするデータ転送装置。 ２、上記データ転送装置は、上記読み出し誤り検出をし
たとき、内蔵する自動訂正機能により誤り訂正が可能で
ある場合には訂正したデータ部及びＥＣＣ部をホストシ
ステムに転送するものであることを特徴とする特許請求
の範囲第１項記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255223A JPH03118629A (ja) | 1989-10-02 | 1989-10-02 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255223A JPH03118629A (ja) | 1989-10-02 | 1989-10-02 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03118629A true JPH03118629A (ja) | 1991-05-21 |
Family
ID=17275740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1255223A Pending JPH03118629A (ja) | 1989-10-02 | 1989-10-02 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03118629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149932B2 (en) | 2000-10-11 | 2006-12-12 | Nec Corporation | Serial communication device and method of carrying out serial communication |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390074A (ja) * | 1986-10-03 | 1988-04-20 | Hitachi Ltd | デイスク装置制御方式 |
-
1989
- 1989-10-02 JP JP1255223A patent/JPH03118629A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390074A (ja) * | 1986-10-03 | 1988-04-20 | Hitachi Ltd | デイスク装置制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149932B2 (en) | 2000-10-11 | 2006-12-12 | Nec Corporation | Serial communication device and method of carrying out serial communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7809899B2 (en) | System for integrity protection for standard 2n-bit multiple sized memory devices | |
| US4903195A (en) | Method for controlling data transfer | |
| JPS6381660A (ja) | 磁気メモリ制御装置 | |
| JPH03118629A (ja) | データ転送装置 | |
| US7787206B2 (en) | Systems and methods for accessing preamp registers using commands via read channel/hard disk controller interface | |
| US5155811A (en) | Read/write head buffer | |
| US20030097515A1 (en) | Circuit system and method for data transmission between LPC devices | |
| JPH07200192A (ja) | 光ディスク装置 | |
| US20070230004A1 (en) | Read channel/hard disk controller interface including power-on reset circuit | |
| US8107182B2 (en) | Systems and methods for accessing read channel registers using commands on data lines | |
| US4647991A (en) | Disk channel controller | |
| US20070260758A1 (en) | Read Channel on a Flex Cable | |
| US7047357B1 (en) | Virtualized striping controller | |
| JPS6117274A (ja) | 光デイスク制御装置 | |
| JP2913594B2 (ja) | 記録再生システム | |
| JPS6381663A (ja) | 磁気デイスクのデ−タチエツク方式 | |
| JPH09305323A (ja) | ディスク記憶システム | |
| JPH03189719A (ja) | ディスク記憶装置 | |
| US20070230005A1 (en) | High-speed interface between a read channel and a disk controller | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPS63223822A (ja) | デイスク装置の制御方式 | |
| JPH10269729A (ja) | ディスク装置 | |
| JPS58163057A (ja) | デイスク制御回路 | |
| US20070174738A1 (en) | Disk device, method of writing data in disk device, and computer product | |
| JPH06139715A (ja) | 回転式記憶装置の制御装置 |