JPH0311865Y2 - - Google Patents
Info
- Publication number
- JPH0311865Y2 JPH0311865Y2 JP18632285U JP18632285U JPH0311865Y2 JP H0311865 Y2 JPH0311865 Y2 JP H0311865Y2 JP 18632285 U JP18632285 U JP 18632285U JP 18632285 U JP18632285 U JP 18632285U JP H0311865 Y2 JPH0311865 Y2 JP H0311865Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip inductor
- conductor pattern
- multilayer chip
- view
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 9
- 238000009966 trimming Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、積層チツプインダクタの形状に係る
もので、特に、インダクタンス値の調整のための
トリミングが容易な積層チツプインダクタの形状
に関するものである。
もので、特に、インダクタンス値の調整のための
トリミングが容易な積層チツプインダクタの形状
に関するものである。
電子部品の小形化、薄形化などの要求に伴つ
て、インダクタの分野では積層チツプインダクタ
が用いられるようになつている。これは、フエラ
イトの磁性体をシートとして積層するか、あるい
は印刷しながら積層し、その層間に連続して周回
する導体パターンを形成し、磁性体内にコイルの
巻線を構成したものである。
て、インダクタの分野では積層チツプインダクタ
が用いられるようになつている。これは、フエラ
イトの磁性体をシートとして積層するか、あるい
は印刷しながら積層し、その層間に連続して周回
する導体パターンを形成し、磁性体内にコイルの
巻線を構成したものである。
このような積層チツプインダクタは積層されて
焼成されると、そのインダクタンス値は決まつて
しまうので、バラツキの補正、あるいは適用回路
に適したインダクタンス値を得るためにトリミン
グを行わなければならない。
焼成されると、そのインダクタンス値は決まつて
しまうので、バラツキの補正、あるいは適用回路
に適したインダクタンス値を得るためにトリミン
グを行わなければならない。
通常行われるトリミングは第４図の断面図に示
すように表面から導体パターン２の中心に凹部を
形成するものであつて、これによつて導体パター
ン２の周囲の磁性体層１内に形成されている磁路
を変えて、インダクタンス値を変えるようにした
ものである。その際、周囲の導体パターン２と凹
部７は近接しているので、正確に導体パターン２
の中心をトリミングして凹部７が導体パターン２
におよばないようにする必要がある。しかし、従
来はトリミングに対する考慮がされてなかつたの
で、歩留、特性の面で満足できるものではなかつ
た。
すように表面から導体パターン２の中心に凹部を
形成するものであつて、これによつて導体パター
ン２の周囲の磁性体層１内に形成されている磁路
を変えて、インダクタンス値を変えるようにした
ものである。その際、周囲の導体パターン２と凹
部７は近接しているので、正確に導体パターン２
の中心をトリミングして凹部７が導体パターン２
におよばないようにする必要がある。しかし、従
来はトリミングに対する考慮がされてなかつたの
で、歩留、特性の面で満足できるものではなかつ
た。
本考案の目的は積層チツプインダクタの表面に
表示を行うことにより、トリミングを容易にでき
る積層チツプインダクタを提供することにある。
表示を行うことにより、トリミングを容易にでき
る積層チツプインダクタを提供することにある。
本考案は、積層チツプインダクタにおいて、積
層方向の表面の少くとも一方に導体パターンの中
心部のトリミングを行う位置を容易に認識できる
表示を設けたことを特徴とする。
層方向の表面の少くとも一方に導体パターンの中
心部のトリミングを行う位置を容易に認識できる
表示を設けたことを特徴とする。
以下本考案の積層チップインダクタの実施例を
図面に基づき説明する。第１図(A)は本考案の一実
施例を示す平面図、第１図(B)は第１図(A)の側面図
である。
図面に基づき説明する。第１図(A)は本考案の一実
施例を示す平面図、第１図(B)は第１図(A)の側面図
である。
第１図(A)、第１図(B)において、磁性体層１の内
部には、周回するパターン２が形成されており、
その両端が端面に引き出されており、外部接続用
端子４に接続されている。この磁性体層１の表面
の中心部にトリミングの位置を表示するへこみ３
をつけ、そのへこみ３を目標にして適当なトリミ
ング装置を使用して磁性体を削り取ることによつ
て、導体パターンにおよぶことなくインダクタン
ス値の調整を行うことができる。このへこみ３は
識別できる程度に小さくて良く、あるいは削り取
る平面の大きさと同じ大きさにして、削り取る範
囲を明確にしても良い。また、第２図の他の実施
例を示す斜視図のように、中心部に表示点５を印
刷等の方法で付すようにしても良い。
部には、周回するパターン２が形成されており、
その両端が端面に引き出されており、外部接続用
端子４に接続されている。この磁性体層１の表面
の中心部にトリミングの位置を表示するへこみ３
をつけ、そのへこみ３を目標にして適当なトリミ
ング装置を使用して磁性体を削り取ることによつ
て、導体パターンにおよぶことなくインダクタン
ス値の調整を行うことができる。このへこみ３は
識別できる程度に小さくて良く、あるいは削り取
る平面の大きさと同じ大きさにして、削り取る範
囲を明確にしても良い。また、第２図の他の実施
例を示す斜視図のように、中心部に表示点５を印
刷等の方法で付すようにしても良い。
さて、本考案における前述の実施例は中心部に
へこみ３や表示点５により表示を行うが、第３図
のさらに別の実施例を示す傾斜図のように、内在
する導体パターンの位置をそのまま印刷等の方法
で、磁性体層の積層方向の表面に表示線６として
表わすことによつても良い。これによつてどの範
囲まで削り取れるかが明確となる。少なくてもど
れかひとつを用いれば良い。
へこみ３や表示点５により表示を行うが、第３図
のさらに別の実施例を示す傾斜図のように、内在
する導体パターンの位置をそのまま印刷等の方法
で、磁性体層の積層方向の表面に表示線６として
表わすことによつても良い。これによつてどの範
囲まで削り取れるかが明確となる。少なくてもど
れかひとつを用いれば良い。
さて、本考案は、積層チツプインダクタの製造
時において、表面となる層に上述の種々の表示を
施せば良く、実施にあたつての作業は極めて簡単
である。
時において、表面となる層に上述の種々の表示を
施せば良く、実施にあたつての作業は極めて簡単
である。
本考案によれば、トリミングを行う場合にその
位置を正確に定めることができる。これによつて
磁路を最も効率良く変えることができるので、イ
ンダクタンス値の調整が容易となる。
位置を正確に定めることができる。これによつて
磁路を最も効率良く変えることができるので、イ
ンダクタンス値の調整が容易となる。
また、凹部の面積、深さを大きくしても導体パ
ターンを損傷しにくくなるので、歩留や特性の面
でも有利になる。
ターンを損傷しにくくなるので、歩留や特性の面
でも有利になる。
第１図(A)、第１図(B)は本考案の積層チツプイン
ダクタを示す平面図および側面図、第２図は他の
実施例を示す斜視図、第３図はさらに別の実施例
を示す斜視図、第４図は従来の積層チツプインダ
クタを示す正面断面図である。 １：磁性体層、２：導体パターン、３：へこ
み、４：外部接続用端子、５：表示点、６：表示
線。
ダクタを示す平面図および側面図、第２図は他の
実施例を示す斜視図、第３図はさらに別の実施例
を示す斜視図、第４図は従来の積層チツプインダ
クタを示す正面断面図である。 １：磁性体層、２：導体パターン、３：へこ
み、４：外部接続用端子、５：表示点、６：表示
線。
Claims (1)
- 磁性体層内に周回しながら積層された導体パタ
ーンを具えた積層チツプインダクタにおいて、積
層方向の表面の少くとも一方にトリミングの位置
を示す表示があることを特徴とする積層チツプイ
ンダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632285U JPH0311865Y2 (ja) | 1985-12-03 | 1985-12-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18632285U JPH0311865Y2 (ja) | 1985-12-03 | 1985-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6294608U JPS6294608U (ja) | 1987-06-17 |
| JPH0311865Y2 true JPH0311865Y2 (ja) | 1991-03-20 |
Family
ID=31135771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18632285U Expired JPH0311865Y2 (ja) | 1985-12-03 | 1985-12-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311865Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6802672B2 (ja) * | 2016-08-31 | 2020-12-16 | 太陽誘電株式会社 | 受動電子部品 |
| CN113270251A (zh) | 2020-02-17 | 2021-08-17 | 日东电工株式会社 | 带标记的电感器及带标记的层叠片 |
| JP7761386B2 (ja) * | 2020-02-17 | 2025-10-28 | 日東電工株式会社 | マーク付きインダクタおよびマーク付き積層シート |
-
1985
- 1985-12-03 JP JP18632285U patent/JPH0311865Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6294608U (ja) | 1987-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109296A (en) | Machine insertable circuit board electronic component | |
| KR100432661B1 (ko) | 인쇄회로기판 기술을 이용한 미약자계 감지용 센서 및 그제조방법 | |
| US20030169037A1 (en) | Weak-magnetic field sensor using printed circuit board manufacturing technique and method of manufacturing the same | |
| JPH0311865Y2 (ja) | ||
| JPH0311864Y2 (ja) | ||
| KR100281191B1 (ko) | 적층형 칩 인덕터 | |
| JPH0541531Y2 (ja) | ||
| JPS6223065Y2 (ja) | ||
| JPH0113375Y2 (ja) | ||
| JP2940244B2 (ja) | 積層電子部品 | |
| JP2526720Y2 (ja) | チップインダクタ | |
| JPH0227536Y2 (ja) | ||
| JPH0543461Y2 (ja) | ||
| JPH0342673Y2 (ja) | ||
| JPH0134337Y2 (ja) | ||
| JPH0223004Y2 (ja) | ||
| JPS6246296Y2 (ja) | ||
| JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
| JPH058655Y2 (ja) | ||
| JPH0444131U (ja) | ||
| JPH04219905A (ja) | 積層型トランス | |
| JPH04239109A (ja) | 積層型トランス | |
| JPS58114011U (ja) | 高周波コイル装置 | |
| JPH09191167A (ja) | チップ部品およびその製造方法 | |
| JPS60101769U (ja) | 厚膜混成集積回路基板 |