JPH03120125U - - Google Patents
Info
- Publication number
- JPH03120125U JPH03120125U JP2946690U JP2946690U JPH03120125U JP H03120125 U JPH03120125 U JP H03120125U JP 2946690 U JP2946690 U JP 2946690U JP 2946690 U JP2946690 U JP 2946690U JP H03120125 U JPH03120125 U JP H03120125U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- stage
- counting
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
第１図はこの考案の一実施例を示す装置の構成
図、第２図は従来の装置を示す構成図である。 図において、１はシフトクロツク発生器、３１
〜３３はフリツプフロツプ、５はクロツク計数回
路、７はフイードバツク論理回路である。図中、
同一符号は同一または相当部分を示す。
図、第２図は従来の装置を示す構成図である。 図において、１はシフトクロツク発生器、３１
〜３３はフリツプフロツプ、５はクロツク計数回
路、７はフイードバツク論理回路である。図中、
同一符号は同一または相当部分を示す。
Claims (1)
- クロツク信号を発生するクロツク発生回路と、
初段以降はそれぞれ前段の出力が次段の入力に接
続され、上記クロツク発生回路のクロツク信号を
共通にクロツク端子に接続されたｎ段（ｎは正整
数）のフリツプフロツプと、上記ｎ段のフリツプ
フロツプの各出力信号を入力され、これに線型演
算を行うことにより初段のフリツプフロツプへ供
給するフイードバツク信号を生成するアルゴリズ
ムを備えたフイードバツク論理回路とを有する最
大長周期系列発生器において、上記クロツク信号
を入力されてクロツク数を計数するクロツク計数
回路を設け、上記クロツク計数回路の計数出力を
入力される度に上記フイードバツク論理回路にお
いて複数の原始多項式を切り替え、これに応じて
フイードバツク信号の生成アルゴリズムを切り替
えることを特徴とする最大長周期系列発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2946690U JPH03120125U (ja) | 1990-03-22 | 1990-03-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2946690U JPH03120125U (ja) | 1990-03-22 | 1990-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120125U true JPH03120125U (ja) | 1991-12-10 |
Family
ID=31532221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2946690U Pending JPH03120125U (ja) | 1990-03-22 | 1990-03-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120125U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098711A1 (ja) * | 2014-12-15 | 2016-06-23 | 大谷 洋 | 浄化システムおよびそれを用いた浄化方法、および、藻類増殖抑制方法、および水流発生装置、および浄化装置 |
-
1990
- 1990-03-22 JP JP2946690U patent/JPH03120125U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098711A1 (ja) * | 2014-12-15 | 2016-06-23 | 大谷 洋 | 浄化システムおよびそれを用いた浄化方法、および、藻類増殖抑制方法、および水流発生装置、および浄化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0227811A (ja) | ステート・マシン | |
| US5608802A (en) | Data ciphering device | |
| JPH1051276A (ja) | リング発振回路 | |
| JPH03120125U (ja) | ||
| KR0176092B1 (ko) | 클럭 입력신호의 주파수 체배장치 | |
| JPH0461927U (ja) | ||
| JPH01273451A (ja) | 二重化クロック同期方式 | |
| KR100236083B1 (ko) | 펄스 발생회로 | |
| RU7566U1 (ru) | Синхронная триггерная ячейка | |
| JPH04361418A (ja) | リングオシレータ | |
| JPS60217722A (ja) | パルス信号発生回路 | |
| JPS59185093A (ja) | 超電導シフトレジスタ回路 | |
| JP3425163B2 (ja) | 乱数生成装置 | |
| JPS6181223U (ja) | ||
| JPH1185475A (ja) | 乱数発生装置 | |
| JPH0419572B2 (ja) | ||
| JPH03758Y2 (ja) | ||
| JPH07212223A (ja) | 多ビットカウンタ | |
| JPS642247B2 (ja) | ||
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| KR200156832Y1 (ko) | 클램프신호 발생회로. | |
| JPS58133200U (ja) | 信号ピツチ伸長装置 | |
| JPH0226827U (ja) | ||
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH0472919A (ja) | アナログ・デイジタル変換装置 |