JPH03120672A - マーク検出装置 - Google Patents
マーク検出装置Info
- Publication number
- JPH03120672A JPH03120672A JP25938989A JP25938989A JPH03120672A JP H03120672 A JPH03120672 A JP H03120672A JP 25938989 A JP25938989 A JP 25938989A JP 25938989 A JP25938989 A JP 25938989A JP H03120672 A JPH03120672 A JP H03120672A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- pattern
- detection
- detection device
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 41
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ISOフォーマット対応の光磁気記録装置の
データ読取り部の、マーク検出装置に関する。
データ読取り部の、マーク検出装置に関する。
[従来の技術]
工Soフォーマットの各セクタの2−7コードは第5図
のよう番ニなっていて、セクタアドレス(より)とユー
ザデータから成っている。そして。
のよう番ニなっていて、セクタアドレス(より)とユー
ザデータから成っている。そして。
セクタの先頭にはセクタマークが、セクタアドレス(I
D)の前にはアドレスマーク(AM)が。
D)の前にはアドレスマーク(AM)が。
ユーザデータの先頭にはシンクマーク(SYNC)が付
けられている。リシンクマーク(R8)はユーザデータ
の20バイトごとに挿入されている。
けられている。リシンクマーク(R8)はユーザデータ
の20バイトごとに挿入されている。
AM検出は、アドレスマーク(AM)の終わりでパルス
を出力する信号である。5YNC検出は。
を出力する信号である。5YNC検出は。
シンクマーク(SYNC)の終わりでパルスを出力する
信号である。R8YNC検出は、リシンクマーク(R3
)の終わりでパルスを出力する信号である。AMはアド
レスマーク検出装置を動作させる信号で、おおよそアド
レスマークが検出されそうなタイミングでアクティブに
なる。5YNCはシンクマーク検出装置を動作させる信
号で、おおよそシンクマークが検出されそうなタイミン
グでアクティブになる。R3YNCはりシンクマーク検
出装置を動作させる18号で、おおよそリシンクマーク
が検出されそうなタイミングでアクティブになる。IS
Oフォーマットで記録された2−7コードを読み取るに
は、前記AM検出、5YNC検出。
信号である。R8YNC検出は、リシンクマーク(R3
)の終わりでパルスを出力する信号である。AMはアド
レスマーク検出装置を動作させる信号で、おおよそアド
レスマークが検出されそうなタイミングでアクティブに
なる。5YNCはシンクマーク検出装置を動作させる信
号で、おおよそシンクマークが検出されそうなタイミン
グでアクティブになる。R3YNCはりシンクマーク検
出装置を動作させる18号で、おおよそリシンクマーク
が検出されそうなタイミングでアクティブになる。IS
Oフォーマットで記録された2−7コードを読み取るに
は、前記AM検出、5YNC検出。
R3YNC検出の3信号が必要である。
第6図は前記AM検出、5YNC検出、R3YNC検出
の3信号を得るためのシステム構成図である。セクター
マーク検出器と、検出制御器と。
の3信号を得るためのシステム構成図である。セクター
マーク検出器と、検出制御器と。
マーク検出装置からなる。前記セクターマーク検出器は
2−7コード中のセクタマークパターンを検出し、セク
ターマーク検出信号を出力する。前記検出制御器はセク
ターマーク検出の信号を基準として、AM、5YNC,
R8YNCをアクティブにする。前記マーク検出装置は
2−7コードと。
2−7コード中のセクタマークパターンを検出し、セク
ターマーク検出信号を出力する。前記検出制御器はセク
ターマーク検出の信号を基準として、AM、5YNC,
R8YNCをアクティブにする。前記マーク検出装置は
2−7コードと。
2−7コードに同期したパルスである2−7クロツクを
入力することによって、AM検出、5YNC検出、R8
YNC検出を出力する。
入力することによって、AM検出、5YNC検出、R8
YNC検出を出力する。
従来のマーク検出装置は、アドレスマークパターンを検
出する回路と、シンクマークパターンを検出する回路と
、リシンクマークパターンを検出する回路の3つを持っ
ている。
出する回路と、シンクマークパターンを検出する回路と
、リシンクマークパターンを検出する回路の3つを持っ
ている。
〔発明が解決しようとする課題及び目的]しかし従来技
術では回路規模が大きい為、装置の軽量化、集積化が図
れず9部品点数が多いので故障の確率も高くなるという
課題を有していた。
術では回路規模が大きい為、装置の軽量化、集積化が図
れず9部品点数が多いので故障の確率も高くなるという
課題を有していた。
そこで本発明はこのような課題を解決するもので、その
目的とするところは回路規模を減らし。
目的とするところは回路規模を減らし。
軽量化、集積化可能なマーク検出装置を提供するところ
にある。
にある。
[課題を解決するための手段]
本発明のマーク検出装置は第1図に示すように。
シリアル−パラレル変換手段1と、比較手段2と。
パターン記憶手段3と、i!別手段4とから成る。
シリアル−パラレル変換手段1は2−7コードと、2−
7コードに同期したパルスである2−7クロツクを入力
すると、2−7コードをパラレル変換して、パラレルコ
ードビット5を出力する。
7コードに同期したパルスである2−7クロツクを入力
すると、2−7コードをパラレル変換して、パラレルコ
ードビット5を出力する。
パターン記憶手段3はあらかじめAMパターンと、5Y
NCパターンとR8YNCパターンを記憶していて、信
号AM、5YNC,R8YNCによって検出すべきマー
クパターンが選択されると。
NCパターンとR8YNCパターンを記憶していて、信
号AM、5YNC,R8YNCによって検出すべきマー
クパターンが選択されると。
選択されたマークパターンに対応するパラレルデータビ
ット6を出力する。
ット6を出力する。
比較手段2はパラレルコードビット5と、パラレルデー
タビット6が一致すると検出信号7を出力する。
タビット6が一致すると検出信号7を出力する。
識別手段4は検出信号7が、AMパターン、5YNCパ
ターン、R8YNCパターンのいづれであるかを識別す
る。
ターン、R8YNCパターンのいづれであるかを識別す
る。
本発明のマーク検出装置は、パターン記憶手段に複数の
マークパターンを記憶させることによって、複数のマー
クパターンを検出することが出来ることを特徴とする。
マークパターンを記憶させることによって、複数のマー
クパターンを検出することが出来ることを特徴とする。
[実施例]
以下に、・本発明の・マーク検出装置を実施例に基づい
て説明する。第2図は本発明の実施例を示す図であり、
48ピツトのシフトレジスタ8と、比較器9と、論理積
ゲート10,11.12と、ROM13と、エンコーダ
14から成る。
て説明する。第2図は本発明の実施例を示す図であり、
48ピツトのシフトレジスタ8と、比較器9と、論理積
ゲート10,11.12と、ROM13と、エンコーダ
14から成る。
シフトレジスタ8はシリアルデータである2−7コード
を48ビツトのパラレルデータであるコードビット15
に変換する。
を48ビツトのパラレルデータであるコードビット15
に変換する。
エンコーダ14は3信号AM、5YNCJ R8YNC
をADO,ADIの2ビット信号にコード化する。第3
図は3信号AM、5YNC,R3YNCの選択と、AD
O,ADIの2ピツトの対応を示す図である。すなわち
、AMが選択されると。
をADO,ADIの2ビット信号にコード化する。第3
図は3信号AM、5YNC,R3YNCの選択と、AD
O,ADIの2ピツトの対応を示す図である。すなわち
、AMが選択されると。
(ADO,−ADI)= (0,O)、5YNCが選択
されると(ADO,ADl)=(1,O)、R5YNC
が選択されると(ADO,ADI)=(0,1)となる
。
されると(ADO,ADl)=(1,O)、R5YNC
が選択されると(ADO,ADI)=(0,1)となる
。
ROM13はAMパターン、5YNCパターン。
R8YNCパターンを、それぞれ3つの領域に記憶して
いる。ADOとADIによって、この3つの記憶領域が
選択される。第4図はROMの3つの領域を示した図で
ある。3つの領域にはそれぞれアドレスマークパターン
、シンクマークパターン、リシンクマークパターンが記
録されている。
いる。ADOとADIによって、この3つの記憶領域が
選択される。第4図はROMの3つの領域を示した図で
ある。3つの領域にはそれぞれアドレスマークパターン
、シンクマークパターン、リシンクマークパターンが記
録されている。
ROM13はADOとADIによって選択された領域の
マークパターンを、48ビツトのパラレルデータである
データビット16として出力する。
マークパターンを、48ビツトのパラレルデータである
データビット16として出力する。
比較器9はコードビット15とデータビット16が一致
すると信号17を出力する。
すると信号17を出力する。
論理積ゲート10,11.12は信号17がAM、5Y
NC,R8YNCのいづれかを識別して。
NC,R8YNCのいづれかを識別して。
AM検出、5YNC検出、R8YNC検出を出力する。
C発明の効果]
以上、説明したように本発明によれば、パターン記憶手
段に複数のマークパターンを記憶させることによって、
−台のマーク検出装置で複数のマークパターン検出を行
えるという効果がある。また、前記パターン記憶手段に
書換え可能メモリーを用いれば、状況に応じて、検出す
べきマークパターンを任意に変更することが出来る。
段に複数のマークパターンを記憶させることによって、
−台のマーク検出装置で複数のマークパターン検出を行
えるという効果がある。また、前記パターン記憶手段に
書換え可能メモリーを用いれば、状況に応じて、検出す
べきマークパターンを任意に変更することが出来る。
第1図は本発明のマーク検出装置を示す図。
第2図は本発明のマーク検出装置の実施例を示す図。
第3図は本発明のマーク検出装置の実施例に於ける。3
信号(AM、5YNC,R8YNC)のエンコード例を
示す図。 第4図は本発明のマーク検出装置の実施例に於ける。R
OMの記憶領域を示す図。 第5図はISOフォーマットの各セクタの2−7コード
の内容を示す図。 第6図はアドレスマーク、シンクマーク、リシンクマー
クを検出するためのシステム構成図である。 1 ・ 2 ・ 3 ・ ・ 4 ・ ・ 5 ・ 6 ・ ・ 7 ・ 8 ・ 9 ・ 10、 1 13 ・ 14 ・ ・ 15 ・ 16 ・ ・ 17 ・ ・ ・シリアル−パラレル変換手段。 ・比較手段。 ・パターン記憶手段。 ・識別手段。 ・パラレルコードビット。 ・パラレルデータビット ・検出信号。 ・シフトレジスタ。 ・比較器6 1.12・・・2人カアンドゲート ・ROM。 ・エンコーダ。 ・コードビット。 ・データビット。 ・信号。 以上 DO ADI M YNC 5YNC
信号(AM、5YNC,R8YNC)のエンコード例を
示す図。 第4図は本発明のマーク検出装置の実施例に於ける。R
OMの記憶領域を示す図。 第5図はISOフォーマットの各セクタの2−7コード
の内容を示す図。 第6図はアドレスマーク、シンクマーク、リシンクマー
クを検出するためのシステム構成図である。 1 ・ 2 ・ 3 ・ ・ 4 ・ ・ 5 ・ 6 ・ ・ 7 ・ 8 ・ 9 ・ 10、 1 13 ・ 14 ・ ・ 15 ・ 16 ・ ・ 17 ・ ・ ・シリアル−パラレル変換手段。 ・比較手段。 ・パターン記憶手段。 ・識別手段。 ・パラレルコードビット。 ・パラレルデータビット ・検出信号。 ・シフトレジスタ。 ・比較器6 1.12・・・2人カアンドゲート ・ROM。 ・エンコーダ。 ・コードビット。 ・データビット。 ・信号。 以上 DO ADI M YNC 5YNC
Claims (1)
- 【特許請求の範囲】 ISOフォーマット対応の光磁気記録装置の、データ読
取り部に於て、 シリアルデータである2−7コードをパラレルデータに
変換するシリアル−パラレル変換手段と、各種マークパ
ターンを記憶しているパターン記憶手段と、 前記パラレルデータと前記パターン記憶手段に記憶され
ているパターンを比較して、所定のパターンを検出した
とき検出パルスを出力する比較手段と、 前記比較手段の検出パルスが、アドレスマーク(AM)
、シンクマーク(SYNC)、リシンクマーク(RSY
NC)のいづれであるかを識別する識別手段から成り、
一つの比較手段に複数のマークパターンを検出させるこ
とを特徴とするマーク検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25938989A JPH03120672A (ja) | 1989-10-04 | 1989-10-04 | マーク検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25938989A JPH03120672A (ja) | 1989-10-04 | 1989-10-04 | マーク検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120672A true JPH03120672A (ja) | 1991-05-22 |
Family
ID=17333463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25938989A Pending JPH03120672A (ja) | 1989-10-04 | 1989-10-04 | マーク検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120672A (ja) |
-
1989
- 1989-10-04 JP JP25938989A patent/JPH03120672A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005275A (ko) | 에러 검출 및 정정 기능을 갖는 디지탈 데이타 전송 시스템 | |
| JPS55105900A (en) | Error correction/detection system | |
| US4747116A (en) | Sync signal detecting device | |
| JP3067349B2 (ja) | ディスク状記録媒体のアドレス情報検出装置 | |
| JPH03120672A (ja) | マーク検出装置 | |
| EP0272917A2 (en) | Apparatus for storing digital data | |
| AU6499990A (en) | Digital signal processing circuit | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JPH0628649A (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| JP2806060B2 (ja) | 固定パターン長エラー測定回路 | |
| KR950028420A (ko) | 디지탈재생시스템의 동기신호검출장치 | |
| JPH01174759U (ja) | ||
| JP2989980B2 (ja) | 同期引込方法とその装置 | |
| JPH07169200A (ja) | ディジタル情報信号の再生装置 | |
| JPH0528638Y2 (ja) | ||
| JP2001283536A (ja) | 同期信号の検出方法及びその検出装置 | |
| SU1278981A1 (ru) | Буферное запоминающее устройство | |
| JPH08210876A (ja) | アブソリュートエンコーダ装置 | |
| JPS62112268A (ja) | シンクワ−ド検出装置 | |
| EP0516437A2 (en) | Write error detecting hardware arrangement | |
| JPS554757A (en) | Error control system of memory unit | |
| JPS6121057U (ja) | 情報記録装置 | |
| JPS61242441A (ja) | パタン検出回路 | |
| JPS63124127A (ja) | メモリ装置 | |
| JPH044434U (ja) |