JPH03120826A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JPH03120826A JPH03120826A JP1260425A JP26042589A JPH03120826A JP H03120826 A JPH03120826 A JP H03120826A JP 1260425 A JP1260425 A JP 1260425A JP 26042589 A JP26042589 A JP 26042589A JP H03120826 A JPH03120826 A JP H03120826A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- heat treatment
- silicon dioxide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の金属配線形成方法に関する。
従来、半導体集積回路などの半導体装置の金属配線はア
ルミニウムを主成分とする金属が用いられている。アル
ミニウムを主成分とした金属配線を用いた従来技術につ
いて第３図を用いて説明する。
ルミニウムを主成分とする金属が用いられている。アル
ミニウムを主成分とした金属配線を用いた従来技術につ
いて第３図を用いて説明する。
第３図（ａ）〜（ｅ）は従来の半導体装置の金属配線形
成方法を説明するための工程順に配置した半導体チップ
の縦断面図である。
成方法を説明するための工程順に配置した半導体チップ
の縦断面図である。
まず、第３Ｕ（ａ＞に示すように、Ｐ型シリコン基板１
上にトランジスタ等の機能素子（Ｎ型拡散層４を代表と
して示す）を形成後公知のＣＶＤ技術を用い厚さ０．８
μｍの二酸化シリコン膜２を成長させ、機能素子間の接
続等の為コンタクトホールを開孔する。そして、アルミ
ニウム膜３を厚さ１．０μｍ被着後公知のホトエツチン
グの技術を用いてアルミニウム配線に整形する。
上にトランジスタ等の機能素子（Ｎ型拡散層４を代表と
して示す）を形成後公知のＣＶＤ技術を用い厚さ０．８
μｍの二酸化シリコン膜２を成長させ、機能素子間の接
続等の為コンタクトホールを開孔する。そして、アルミ
ニウム膜３を厚さ１．０μｍ被着後公知のホトエツチン
グの技術を用いてアルミニウム配線に整形する。
その後コンタクトホール内でのＮ型拡散層４とアルミニ
ウム配線（３）との接触抵抗を下げる為３５０〜４５０
℃での熱処理を行なう。
ウム配線（３）との接触抵抗を下げる為３５０〜４５０
℃での熱処理を行なう。
通常この熱処理はトランジスタの安定化を兼ねるので水
素を含む雰囲気中（水素ガスと窒化ガスをぼぼ１：１で
混合したもの）で行なわれる。この段階で、第３図（ｂ
）に示すように、アルミニウム膜３に突起１０ａ、１０
ｂが生じることがある。
素を含む雰囲気中（水素ガスと窒化ガスをぼぼ１：１で
混合したもの）で行なわれる。この段階で、第３図（ｂ
）に示すように、アルミニウム膜３に突起１０ａ、１０
ｂが生じることがある。
その後、第３図（ｃ）に示すように、半導体チップの表
面を保護する為ＣＶＤ技術を用いて二酸化シリコン膜９
を厚さ２，０μｍ被着する。
面を保護する為ＣＶＤ技術を用いて二酸化シリコン膜９
を厚さ２，０μｍ被着する。
そして、第３図（ｄ）に示すように、ホトレジスト膜１
１を用いたホトエツチングの技術を用いて半導体チップ
と外部端子と接続する為二酸化シリコン膜に開孔７を設
ける。
１を用いたホトエツチングの技術を用いて半導体チップ
と外部端子と接続する為二酸化シリコン膜に開孔７を設
ける。
上述した従来の半導体装置の金属配線形成方法は、金属
膜を所定パターンに整形した後コンタクトホール部での
金属膜とＮ型拡散層との抵触抵抗を下げる目的とトラン
ジスタの安定化の目的で通常水素を含む雰囲気で３５０
℃〜４５０℃の熱処理が行なわれる。しかし、特にアル
ミニウムを主成分とする金属膜に３５０℃〜４５０℃の
熱処理を行なうと突起（ヒロック）が発生するという欠
点がある。この金属配線の突起は特に線幅の太い配線に
発生しやすく表面（１０ａ）と側面（１０ｂ）両方に発
生する０表面の突起１０ａのところでは、第３図（ｄ）
に示すように、二酸化シリコン膜の表面がホトレジスト
膜に覆われずに露出し、次のエツチング工程で絶縁膜（
９）がエツチングされ、突起が露出することがある。ま
た金属配線の側面に発生する突起１０ｂは隣りの金属配
線と短絡し製造歩留を下げ微細加工の妨げとなる。
膜を所定パターンに整形した後コンタクトホール部での
金属膜とＮ型拡散層との抵触抵抗を下げる目的とトラン
ジスタの安定化の目的で通常水素を含む雰囲気で３５０
℃〜４５０℃の熱処理が行なわれる。しかし、特にアル
ミニウムを主成分とする金属膜に３５０℃〜４５０℃の
熱処理を行なうと突起（ヒロック）が発生するという欠
点がある。この金属配線の突起は特に線幅の太い配線に
発生しやすく表面（１０ａ）と側面（１０ｂ）両方に発
生する０表面の突起１０ａのところでは、第３図（ｄ）
に示すように、二酸化シリコン膜の表面がホトレジスト
膜に覆われずに露出し、次のエツチング工程で絶縁膜（
９）がエツチングされ、突起が露出することがある。ま
た金属配線の側面に発生する突起１０ｂは隣りの金属配
線と短絡し製造歩留を下げ微細加工の妨げとなる。
本発明の半導体装置の金属配線形成方法は、基板上に金
属膜を被着した後所定のパターンの金属配線に整形する
工程と、前記金属配線を覆って絶縁膜を形成する工程と
、水素を含む雰囲気中で熱処理を行なう工程とを含むと
いうものである。
属膜を被着した後所定のパターンの金属配線に整形する
工程と、前記金属配線を覆って絶縁膜を形成する工程と
、水素を含む雰囲気中で熱処理を行なう工程とを含むと
いうものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの縦断面図である。
めの工程順に配置した半導体チップの縦断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
上にトランジスタ等の機能素子（Ｎ型拡散層４を代表と
して示す）を形成後公知のＣＶＤ技術を用い厚さ０．８
μｍの二酸化シリコン膜２を成長させ、機能素子間の接
続等の為コンタクトホールを開孔する。アルミニウム膜
３を厚さ１．０μｍで形成し公知のホトエツチングで所
定のパターンに整形する。この状態のものを基板として
、第１図（ｂ）に示すように、プラズマＣＶＤ法により
整形されたアルミニウム膜３を覆って、二酸化シリコン
膜５を厚さ０．２μｍ形成し、水素を含む雰囲気（水素
ガスと窒素ガスを１：１で混合したもの）で３５０〜４
５０℃の熱処理を行ないＮ型拡散層４とアルミニウム膜
との接触抵抗を下げ、トランジスタの安定化処理を行な
う。
上にトランジスタ等の機能素子（Ｎ型拡散層４を代表と
して示す）を形成後公知のＣＶＤ技術を用い厚さ０．８
μｍの二酸化シリコン膜２を成長させ、機能素子間の接
続等の為コンタクトホールを開孔する。アルミニウム膜
３を厚さ１．０μｍで形成し公知のホトエツチングで所
定のパターンに整形する。この状態のものを基板として
、第１図（ｂ）に示すように、プラズマＣＶＤ法により
整形されたアルミニウム膜３を覆って、二酸化シリコン
膜５を厚さ０．２μｍ形成し、水素を含む雰囲気（水素
ガスと窒素ガスを１：１で混合したもの）で３５０〜４
５０℃の熱処理を行ないＮ型拡散層４とアルミニウム膜
との接触抵抗を下げ、トランジスタの安定化処理を行な
う。
その後、第１図（ｃ）に示すように、ＣＶＤ法により窒
化シリコン膜を厚さ２．０μｍ形成する。そして、第１
図（ｄ）に示すように、公知のホトエツチングを用いて
外部端子と接続する為の開孔７を設ける。
化シリコン膜を厚さ２．０μｍ形成する。そして、第１
図（ｄ）に示すように、公知のホトエツチングを用いて
外部端子と接続する為の開孔７を設ける。
二酸化シリコン膜の厚さは、実際上０．１μｍあれば熱
処理時に突起の発生を抑える事ができる。
処理時に突起の発生を抑える事ができる。
また実施例では熱処理前に二酸化シリコン膜を、熱処置
後に窒化シリコン膜をそれぞれ形成したが二酸化シリコ
ン膜あるいは窒化シリコン膜のいずれか一方を二度にわ
けて被着してもよい。いずれにせよ、はじめにアルミニ
ウム膜を覆う絶縁膜の種類と厚さは、熱処理時にヒロッ
クの発生を抑えるのに十分な機械的強度を有しかつ水素
を透過して機能素子の安定化をはかることができるよう
に実験的に定めればよい。二度目に被着する絶縁膜は、
眉間絶縁膜やカバー絶縁膜として一度目の絶縁膜では不
足する分を補うため被着するのであるから、場合によっ
ては省略してもよい。
後に窒化シリコン膜をそれぞれ形成したが二酸化シリコ
ン膜あるいは窒化シリコン膜のいずれか一方を二度にわ
けて被着してもよい。いずれにせよ、はじめにアルミニ
ウム膜を覆う絶縁膜の種類と厚さは、熱処理時にヒロッ
クの発生を抑えるのに十分な機械的強度を有しかつ水素
を透過して機能素子の安定化をはかることができるよう
に実験的に定めればよい。二度目に被着する絶縁膜は、
眉間絶縁膜やカバー絶縁膜として一度目の絶縁膜では不
足する分を補うため被着するのであるから、場合によっ
ては省略してもよい。
第２図（ａ）、（ｂ）は一実施例の変形を説明するため
の半導体チップの縦断面図である。
の半導体チップの縦断面図である。
第１図を用いて説明したようにコンタクトホールを形成
した後、スパッタ法にて窒化チタン膜８を０．１μｍの
厚さ、アルミニウム膜３を１．０μｍの厚さで形成した
後公知のホトエツチングで所定のパターンを形成するく
第２図（ａ））。その後二酸化シリコン膜９を厚さ１．
０μｍの厚さで形成し水素を含む雰囲気中で３５０〜４
５０℃の熱処理を行なう（第２図（ｂ））。そして一実
施例で説明したように、アルミニウム配線上の二酸化シ
リコン膜に開孔を設けて半導体集積回路を得る。
した後、スパッタ法にて窒化チタン膜８を０．１μｍの
厚さ、アルミニウム膜３を１．０μｍの厚さで形成した
後公知のホトエツチングで所定のパターンを形成するく
第２図（ａ））。その後二酸化シリコン膜９を厚さ１．
０μｍの厚さで形成し水素を含む雰囲気中で３５０〜４
５０℃の熱処理を行なう（第２図（ｂ））。そして一実
施例で説明したように、アルミニウム配線上の二酸化シ
リコン膜に開孔を設けて半導体集積回路を得る。
このように、金属膜はアルミニウムの単層膜に限らず、
アルミニウムを主成分として含む金属薄膜あるいは多層
膜であってもよい。又、二酸化シリコン膜は窒化シリコ
ン膜に比較すると水素を透過し易いので、１〜２μｍの
厚さまで被着してもトランジスタなどの機能素子の安定
化を行うことができる。
アルミニウムを主成分として含む金属薄膜あるいは多層
膜であってもよい。又、二酸化シリコン膜は窒化シリコ
ン膜に比較すると水素を透過し易いので、１〜２μｍの
厚さまで被着してもトランジスタなどの機能素子の安定
化を行うことができる。
また実施例ではアルミニウム配線とＮ型拡散層との接触
構造のものについて述べたがＰ型拡散層、多結晶シリコ
ン配線層等の他の配線層とアルミニウム配線の接触構造
のものについても本発明を適用することができる。
構造のものについて述べたがＰ型拡散層、多結晶シリコ
ン配線層等の他の配線層とアルミニウム配線の接触構造
のものについても本発明を適用することができる。
以上説明したように本発明は、金属配線をバターニング
した後の熱処理を絶縁膜を形成した後に行なう事により
、金属配線に突起が発生する事を抑える事ができ、信頼
性が高く製造歩留の良い半導体集積回路を得る事ができ
る効果がある。
した後の熱処理を絶縁膜を形成した後に行なう事により
、金属配線に突起が発生する事を抑える事ができ、信頼
性が高く製造歩留の良い半導体集積回路を得る事ができ
る効果がある。
第１図（ａ）〜（ｄ）、第２図（ａ）、（ｂ）及び第３
図（ａ）〜（ｅ）はそれぞれ本発明の一実施例、一実施
例の変形及び従来例を説明するための工程順に配置した
半導体チップの断面図である。 １・・・Ｐ型Ｓｉ基板、２・・・二酸化シリコン膜、３
・・・アルミニウム膜、４・・・Ｎ型拡散層、５・・・
二酸化シリコン膜、６・・・窒化シリコン膜、７・・・
開孔、８・・・窒化チタン膜、９・・・二酸化シリコン
膜、１０ａ、１０ｂ・・・突起、１１・・・ホトレジス
ト膜。
図（ａ）〜（ｅ）はそれぞれ本発明の一実施例、一実施
例の変形及び従来例を説明するための工程順に配置した
半導体チップの断面図である。 １・・・Ｐ型Ｓｉ基板、２・・・二酸化シリコン膜、３
・・・アルミニウム膜、４・・・Ｎ型拡散層、５・・・
二酸化シリコン膜、６・・・窒化シリコン膜、７・・・
開孔、８・・・窒化チタン膜、９・・・二酸化シリコン
膜、１０ａ、１０ｂ・・・突起、１１・・・ホトレジス
ト膜。
Claims (2)
- （１）基板上に金属膜を被着した後所定のパターンの金
属配線に整形する工程と、前記金属配線を覆って絶縁膜
を形成する工程と、水素を含む雰囲気中で熱処理を行な
う工程とを含むことを特徴とする半導体装置の金属配線
形成方法。 - （２）金属膜はアルミニウムを主成分とする金属薄膜を
少なくとも一層有している請求項（１）記載の半導体装
置の金属配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260425A JPH03120826A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置の金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260425A JPH03120826A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置の金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120826A true JPH03120826A (ja) | 1991-05-23 |
Family
ID=17347758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260425A Pending JPH03120826A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置の金属配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243226A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-10-04 JP JP1260425A patent/JPH03120826A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243226A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS5831557A (ja) | 半導体装置 | |
| JPS6120154B2 (ja) | ||
| JPH06120213A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH04109620A (ja) | 半導体装置の製造方法 | |
| JPH06120166A (ja) | 半導体装置の製造方法 | |
| JPS58191466A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH02177346A (ja) | アルミナ絶縁膜 | |
| JPH07283317A (ja) | 半導体装置の配線形成方法 | |
| JPH03252137A (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH1126580A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPH03171757A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0428251A (ja) | 半導体装置 |