JPH0714918A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0714918A JPH0714918A JP14624993A JP14624993A JPH0714918A JP H0714918 A JPH0714918 A JP H0714918A JP 14624993 A JP14624993 A JP 14624993A JP 14624993 A JP14624993 A JP 14624993A JP H0714918 A JPH0714918 A JP H0714918A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- wiring conductor
- forming
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 79
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子の製造方法の中でも、
特に配線導体が存在する層間絶縁膜の形成方法に関する
もので、配線導体を形成するためのコンタクトホールを
形成する際、エッチング条件が２つ必要であることによ
る悪影響を除去することを目的とする。 【構成】 本発明は、第１の絶縁膜１１，１２を少なく
とも上層１２を第２の絶縁膜２とエッチング速度が異な
る（第２の絶縁膜２より遅い）材料で形成し、その所定
箇所に溝７を形成して、そこに第１の配線導体４を埋め
込み、その後、１種類の材料で第２の絶縁膜２を形成し
て、それにコンタクトホール８を、前記エッチング速度
の違いを利用して形成するようにしたものである。
特に配線導体が存在する層間絶縁膜の形成方法に関する
もので、配線導体を形成するためのコンタクトホールを
形成する際、エッチング条件が２つ必要であることによ
る悪影響を除去することを目的とする。 【構成】 本発明は、第１の絶縁膜１１，１２を少なく
とも上層１２を第２の絶縁膜２とエッチング速度が異な
る（第２の絶縁膜２より遅い）材料で形成し、その所定
箇所に溝７を形成して、そこに第１の配線導体４を埋め
込み、その後、１種類の材料で第２の絶縁膜２を形成し
て、それにコンタクトホール８を、前記エッチング速度
の違いを利用して形成するようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製造方
法、中でも特に配線導体形成に関与する層間絶縁膜の形
成方法に関するものである。
法、中でも特に配線導体形成に関与する層間絶縁膜の形
成方法に関するものである。
【０００２】
【従来の技術】半導体素子における前記層間絶縁膜の従
来の形成方法は特開昭５９−１６９１５１号公報に開示
されるものがあり、その主要部の工程を図２に断面図で
示し、以下に説明する。
来の形成方法は特開昭５９−１６９１５１号公報に開示
されるものがあり、その主要部の工程を図２に断面図で
示し、以下に説明する。
【０００３】まず、図２（ａ）に示すように、半導体基
板（以下、単に基板と称す）１００上に第１の配線導体
１０５を複数パターン形成し、該第１の配線導体１０５
の間（つまりこの配線導体１０５のパターンから見れば
その凹部）を第１の絶縁膜１０１で、前記第１の配線導
体１０５の表面が露出するように埋める。つまり、前記
第１の絶縁膜１０１と第１の配線導体１０５との表面を
同一表面になるよう平坦化する。
板（以下、単に基板と称す）１００上に第１の配線導体
１０５を複数パターン形成し、該第１の配線導体１０５
の間（つまりこの配線導体１０５のパターンから見れば
その凹部）を第１の絶縁膜１０１で、前記第１の配線導
体１０５の表面が露出するように埋める。つまり、前記
第１の絶縁膜１０１と第１の配線導体１０５との表面を
同一表面になるよう平坦化する。
【０００４】前記文献では第１の配線導体１０５として
はアルミニウム配線を、第１の絶縁膜１０１としてはＳ
ｉＨ4 とＮ2 Ｏとを用いたプラズマ気相成長法（Ｐ−Ｃ
ＶＤ）による酸化シリコン膜（ＳｉＨ4 Ｐ−ＳｉＯ）を
例示している。その後、第２の絶縁膜１０２を２０００
Å成長させ、続いて第３の絶縁膜１０３を８０００Å成
長させ、図２（ａ）のような積層構造とする。前記文献
では第２の絶縁膜１０２としてはＳｉＨ4 とＮＨ3 ガス
を用いたプラズマ気相成長法による窒化シリコン膜（以
下Ｐ−ＳｉＮと記す）を、第３の絶縁膜１０３として
は、第１の絶縁膜１０１と同じＳｉＨ4 Ｐ−ＳｉＯを例
示している。
はアルミニウム配線を、第１の絶縁膜１０１としてはＳ
ｉＨ4 とＮ2 Ｏとを用いたプラズマ気相成長法（Ｐ−Ｃ
ＶＤ）による酸化シリコン膜（ＳｉＨ4 Ｐ−ＳｉＯ）を
例示している。その後、第２の絶縁膜１０２を２０００
Å成長させ、続いて第３の絶縁膜１０３を８０００Å成
長させ、図２（ａ）のような積層構造とする。前記文献
では第２の絶縁膜１０２としてはＳｉＨ4 とＮＨ3 ガス
を用いたプラズマ気相成長法による窒化シリコン膜（以
下Ｐ−ＳｉＮと記す）を、第３の絶縁膜１０３として
は、第１の絶縁膜１０１と同じＳｉＨ4 Ｐ−ＳｉＯを例
示している。
【０００５】その後、選択的にエッチングマスク（レジ
ストパターン）１０４を形成し、このマスクにより、前
記第３の絶縁膜１０３のエッチング速度が前記第２の絶
縁膜１０２のエッチング速度より速いエッチング方法で
第３の絶縁膜１０３をエッチングし、続いて前記第２の
絶縁膜１０２のエッチング速度が、前記第１の絶縁膜１
０１のエッチング速度より速いエッチング方法で第２の
絶縁膜１０２エッチングすると図２（ｂ）のように、電
気的導通を得る孔、いわゆるコンタクトホール１０６が
形成される。前記文献によれば、本方法により、図２
（ｂ）のように、コンタクト１０６と第１の配線導体１
０５とがずれても、第１の絶縁膜１０１と第２の絶縁膜
１０２とのエッチング速度の違いを利用しているので、
図２（ｂ）のＡで示した部分（第１の絶縁膜１０１の前
記第１配線導体１０５とコンタクト１０６がずれている
部分）の絶縁膜のエッチング量は少なく、不要な隙間な
どが低減出来るとしている。
ストパターン）１０４を形成し、このマスクにより、前
記第３の絶縁膜１０３のエッチング速度が前記第２の絶
縁膜１０２のエッチング速度より速いエッチング方法で
第３の絶縁膜１０３をエッチングし、続いて前記第２の
絶縁膜１０２のエッチング速度が、前記第１の絶縁膜１
０１のエッチング速度より速いエッチング方法で第２の
絶縁膜１０２エッチングすると図２（ｂ）のように、電
気的導通を得る孔、いわゆるコンタクトホール１０６が
形成される。前記文献によれば、本方法により、図２
（ｂ）のように、コンタクト１０６と第１の配線導体１
０５とがずれても、第１の絶縁膜１０１と第２の絶縁膜
１０２とのエッチング速度の違いを利用しているので、
図２（ｂ）のＡで示した部分（第１の絶縁膜１０１の前
記第１配線導体１０５とコンタクト１０６がずれている
部分）の絶縁膜のエッチング量は少なく、不要な隙間な
どが低減出来るとしている。
【０００６】図２（ｂ）の工程の後は、図２（ｃ）のよ
うに第２層配線導体１０７を成長させ、通常の半導体素
子の製造方法を行う。
うに第２層配線導体１０７を成長させ、通常の半導体素
子の製造方法を行う。
【０００７】
【発明が解決しようとする課題】しかしながら、前記文
献が開示する従来の製造方法では、１）第３の絶縁膜の
エッチング速度が第２の絶縁膜のエッチング速度より速
いエッチング方法と、２）第２の絶縁膜のエッチング速
度が第１の絶縁膜のエッチング速度より速いエッチング
方法との２つのエッチング方法が必要であるため以下に
示す問題及び困難点がある。
献が開示する従来の製造方法では、１）第３の絶縁膜の
エッチング速度が第２の絶縁膜のエッチング速度より速
いエッチング方法と、２）第２の絶縁膜のエッチング速
度が第１の絶縁膜のエッチング速度より速いエッチング
方法との２つのエッチング方法が必要であるため以下に
示す問題及び困難点がある。
【０００８】Ａ）同一装置で行う場合２つのエッチング
条件が必要である。前記文献が示す効果を得ようとした
場合、２つの絶縁膜に対するエッチング速度の差は、あ
る一定以上必要である。第３の絶縁膜のエッチング速度
と、第２の絶縁膜のエッチング速度とを異なるエッチン
グ条件を設定するに加えて、且つ第２の絶縁膜のエッチ
ング速度と第１の絶縁膜のエッチング速度とを異なる条
件を設定せねばならず、エッチング技術に負うところが
多い。２つのエッチング条件が、同一の装置で得られる
とは限らず、それを無理して得ようとすればエッチング
速度のウェハ内均一性などの量産性に関わるエッチング
性能が損なわれる可能性が大である。また２つのエッチ
ング条件が異なるエッチングガスを要求する場合もあ
り、このような場合はエッチング装置に過大な設備を要
求するものである。
条件が必要である。前記文献が示す効果を得ようとした
場合、２つの絶縁膜に対するエッチング速度の差は、あ
る一定以上必要である。第３の絶縁膜のエッチング速度
と、第２の絶縁膜のエッチング速度とを異なるエッチン
グ条件を設定するに加えて、且つ第２の絶縁膜のエッチ
ング速度と第１の絶縁膜のエッチング速度とを異なる条
件を設定せねばならず、エッチング技術に負うところが
多い。２つのエッチング条件が、同一の装置で得られる
とは限らず、それを無理して得ようとすればエッチング
速度のウェハ内均一性などの量産性に関わるエッチング
性能が損なわれる可能性が大である。また２つのエッチ
ング条件が異なるエッチングガスを要求する場合もあ
り、このような場合はエッチング装置に過大な設備を要
求するものである。
【０００９】Ｂ）また、同一装置で行う場合２つのエッ
チング条件の間に、ある一定時間の間隔を設定する必要
がある。この時間を十分に設定しないと、後のエッチン
グ条件が、先のエッチング条件に干渉されて不十分なエ
ッチング状態になり得る。したがってエッチング処理時
間が長くなり、量産性を損なう。
チング条件の間に、ある一定時間の間隔を設定する必要
がある。この時間を十分に設定しないと、後のエッチン
グ条件が、先のエッチング条件に干渉されて不十分なエ
ッチング状態になり得る。したがってエッチング処理時
間が長くなり、量産性を損なう。
【００１０】Ｃ）また同一装置で行わない場合は、もち
ろん２つのエッチング装置を要することになり、コスト
の増加、処理時間の増加につながりやはり量産性を損な
う。Ｄ） 同一装置で行っても、そうでなくても２つの
エッチング条件のうち、先のエッチングを止める時間設
定が困難である。エッチング時間が短すぎれば、従来方
法で示した、第３の絶縁膜のエッチング不十分となり残
留し、後のエッチング条件は第３の絶縁膜に対してエッ
チング速度が十分に有るとは限らないので、コンタクト
部の絶縁膜残りにつながる。またエッチング時間が長す
ぎると第３の絶縁膜だけではなく第２の絶縁膜をもすべ
てエッチング除去してしまいそのまま第１の絶縁膜がエ
ッチングされる可能性がある。この場合前記文献が得よ
うとする効果は著しく損なわれる。
ろん２つのエッチング装置を要することになり、コスト
の増加、処理時間の増加につながりやはり量産性を損な
う。Ｄ） 同一装置で行っても、そうでなくても２つの
エッチング条件のうち、先のエッチングを止める時間設
定が困難である。エッチング時間が短すぎれば、従来方
法で示した、第３の絶縁膜のエッチング不十分となり残
留し、後のエッチング条件は第３の絶縁膜に対してエッ
チング速度が十分に有るとは限らないので、コンタクト
部の絶縁膜残りにつながる。またエッチング時間が長す
ぎると第３の絶縁膜だけではなく第２の絶縁膜をもすべ
てエッチング除去してしまいそのまま第１の絶縁膜がエ
ッチングされる可能性がある。この場合前記文献が得よ
うとする効果は著しく損なわれる。
【００１１】この発明は、以上述べたコンタクトホール
を形成するためのエッチング方法として２つのエッチン
グ条件が必要であることにより発生する前記欠点を除去
するために、前記図２（ｂ）のＡ部絶縁膜があまりエッ
チングされないという効果を保ちつつ、コンタクトホー
ル形成のためのエッチング条件が一つですむように層間
絶縁膜と形成し、その結果量産性を損わずに高信頼性の
素子を得ることができる製造方法を提供することを目的
とする。
を形成するためのエッチング方法として２つのエッチン
グ条件が必要であることにより発生する前記欠点を除去
するために、前記図２（ｂ）のＡ部絶縁膜があまりエッ
チングされないという効果を保ちつつ、コンタクトホー
ル形成のためのエッチング条件が一つですむように層間
絶縁膜と形成し、その結果量産性を損わずに高信頼性の
素子を得ることができる製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、第１の絶縁膜の少なくとも表面部を第２
の絶縁膜のエッチング速度と異なる（遅い）層とし、そ
の第１の絶縁膜に溝を形成して該溝に第１の配線導体を
埋め込み、その上に第２の絶縁膜を形成して、その第２
の絶縁膜のエッチング速度が前記第１の絶縁膜の少なく
とも表層のエッチング速度より速いエッチング方法でコ
ンタクトホールを形成するようにしたものである。
め、本発明は、第１の絶縁膜の少なくとも表面部を第２
の絶縁膜のエッチング速度と異なる（遅い）層とし、そ
の第１の絶縁膜に溝を形成して該溝に第１の配線導体を
埋め込み、その上に第２の絶縁膜を形成して、その第２
の絶縁膜のエッチング速度が前記第１の絶縁膜の少なく
とも表層のエッチング速度より速いエッチング方法でコ
ンタクトホールを形成するようにしたものである。
【００１３】
【作用】前述したように、本発明は、表層が第２の絶縁
膜のエッチング速度と異なる第１の絶縁膜の溝に第１の
配線導体を形成し、その上に第２の絶縁膜を１種類の材
料で形成して、そこに前述した条件でエッチングしてコ
ンタクトホールを形成するようにしたので、コンタクト
ホールを形成するエッチング条件は１つでよい。従っ
て、従来技術の２つのエッチング条件が必要であったこ
とによる悪い影響は解消され、量産性、信頼性ともに向
上する。
膜のエッチング速度と異なる第１の絶縁膜の溝に第１の
配線導体を形成し、その上に第２の絶縁膜を１種類の材
料で形成して、そこに前述した条件でエッチングしてコ
ンタクトホールを形成するようにしたので、コンタクト
ホールを形成するエッチング条件は１つでよい。従っ
て、従来技術の２つのエッチング条件が必要であったこ
とによる悪い影響は解消され、量産性、信頼性ともに向
上する。
【００１４】
【実施例】図１に本発明の工程を主要部の断面図で示
し、以下に説明する。
し、以下に説明する。
【００１５】まず、図１（ａ）に示すように、基板１０
０上に第１の絶縁膜の下層（これを以下第１の１の絶縁
膜と記す）１１として、従来同様Ｐ−ＣＶＤ法でＳｉＨ
4 Ｐ−ＳｉＯを７０００Å程度の厚さ形成し、続いて、
その上に第１の２の絶縁膜１２として、これもＰ−ＣＶ
Ｄ法でＰ−ＳｉＮを４０００Å程度の厚さ形成する。こ
の第１の２の絶縁膜１２は、後述する第２の絶縁膜２と
エッチング速度が異なる（第２の絶縁膜２より遅い）層
である。この後、前記第１の２の絶縁膜１２上に、レジ
スト（ホトレジスト）３を塗布し、第１の配線導体を前
記第１の絶縁膜１１，１２の所定箇所に埋め込むための
溝が形成できるようパターニングし、そのレジスト３を
マスクにして前記第１の絶縁膜１１，１２をエッチング
して配線パターン用の溝７を形成する。
０上に第１の絶縁膜の下層（これを以下第１の１の絶縁
膜と記す）１１として、従来同様Ｐ−ＣＶＤ法でＳｉＨ
4 Ｐ−ＳｉＯを７０００Å程度の厚さ形成し、続いて、
その上に第１の２の絶縁膜１２として、これもＰ−ＣＶ
Ｄ法でＰ−ＳｉＮを４０００Å程度の厚さ形成する。こ
の第１の２の絶縁膜１２は、後述する第２の絶縁膜２と
エッチング速度が異なる（第２の絶縁膜２より遅い）層
である。この後、前記第１の２の絶縁膜１２上に、レジ
スト（ホトレジスト）３を塗布し、第１の配線導体を前
記第１の絶縁膜１１，１２の所定箇所に埋め込むための
溝が形成できるようパターニングし、そのレジスト３を
マスクにして前記第１の絶縁膜１１，１２をエッチング
して配線パターン用の溝７を形成する。
【００１６】次いで、図１（ｂ）に示すように、前記工
程で得た構造の上に、第１の配線導体４としてＡ１−１
％Ｓｉ−０．５％Ｃｕを高温アルミスパッタ法（５００
℃程度）で１００００Å程度の厚さ形成する。勿論、前
記溝７はその第１の配線導体４で埋められる。なお、前
記第１の配線導体４の形成は、コリメートスパッタ法で
もブランケット−タングステン法でもよい。
程で得た構造の上に、第１の配線導体４としてＡ１−１
％Ｓｉ−０．５％Ｃｕを高温アルミスパッタ法（５００
℃程度）で１００００Å程度の厚さ形成する。勿論、前
記溝７はその第１の配線導体４で埋められる。なお、前
記第１の配線導体４の形成は、コリメートスパッタ法で
もブランケット−タングステン法でもよい。
【００１７】この後、図１（ｃ）に示すように、前記工
程で形成された構造の上部をエッチバック法または化学
機械研磨法（ＣＭＰ）で、前記第１の２の絶縁膜１２の
厚さが２０００Å程度になるようエッチングまたは研磨
して平坦化する。このとき、当然、前記第１の絶縁膜１
１，１２の溝７に埋め込まれた第１の配線導体４の表面
は露出する。
程で形成された構造の上部をエッチバック法または化学
機械研磨法（ＣＭＰ）で、前記第１の２の絶縁膜１２の
厚さが２０００Å程度になるようエッチングまたは研磨
して平坦化する。このとき、当然、前記第１の絶縁膜１
１，１２の溝７に埋め込まれた第１の配線導体４の表面
は露出する。
【００１８】次いで、図１（ｄ）に示すように、前記工
程で得た構造の上に第２の絶縁膜２として、前記第１の
１の絶縁膜１１と同じＳｉＨ4 Ｐ−ＳｉＯの１種類の材
料でＰ−ＣＶＤ法のより６０００Å程度の厚さ形成し、
その第２の絶縁膜２の所定箇所（本実施例では前記第１
の絶縁膜１１，１２の溝７に埋め込まれた第１の配線導
体４のうち、図１（ｄ）で示す左側の該導体４の上部）
に、コンタクトホール８を、従来同様パターニングした
レジスト５をマスクにして公知のホトリソグラフィ・エ
ッチング技術で形成する。このときのエッチングは、前
記第２の絶縁膜２のエッチング速度が第１の２の絶縁膜
１２のエッチング速度より速いエッチング方法で行な
う。即ち、エッチング条件はこれ１つでよい。これは従
来技術で説明した第１の配線導体４とコンタクトホール
８とがずれた部分（従来技術の図２で示したＡ部）に不
要な隙間ができるのを防止する効果を持たすためであ
る。
程で得た構造の上に第２の絶縁膜２として、前記第１の
１の絶縁膜１１と同じＳｉＨ4 Ｐ−ＳｉＯの１種類の材
料でＰ−ＣＶＤ法のより６０００Å程度の厚さ形成し、
その第２の絶縁膜２の所定箇所（本実施例では前記第１
の絶縁膜１１，１２の溝７に埋め込まれた第１の配線導
体４のうち、図１（ｄ）で示す左側の該導体４の上部）
に、コンタクトホール８を、従来同様パターニングした
レジスト５をマスクにして公知のホトリソグラフィ・エ
ッチング技術で形成する。このときのエッチングは、前
記第２の絶縁膜２のエッチング速度が第１の２の絶縁膜
１２のエッチング速度より速いエッチング方法で行な
う。即ち、エッチング条件はこれ１つでよい。これは従
来技術で説明した第１の配線導体４とコンタクトホール
８とがずれた部分（従来技術の図２で示したＡ部）に不
要な隙間ができるのを防止する効果を持たすためであ
る。
【００１９】この後は従来同様、図１（ｅ）に示すよう
に、前記レジスト５を除去して、その構造の上に第２の
配線導体６を第１の配線導体４と同種同様の方法で８０
００Å程度の厚さ形成する。このようにして、第１の配
線導体４と第２の配線導体６とが第２の層間絶縁膜２を
隔ててコンタクトされる構造が出来上がる。
に、前記レジスト５を除去して、その構造の上に第２の
配線導体６を第１の配線導体４と同種同様の方法で８０
００Å程度の厚さ形成する。このようにして、第１の配
線導体４と第２の配線導体６とが第２の層間絶縁膜２を
隔ててコンタクトされる構造が出来上がる。
【００２０】以上説明した実施例では、第１の絶縁膜を
１１と１２の２層構造としたが、これは第２の絶縁膜２
とエッチング速度が異なる第１の２の絶縁膜１２の１層
だけでもよい。本実施例では、素子の高速動作を考慮し
て誘電率が比較的高い（５〜７）Ｐ−ＳｉＮを第１の２
の絶縁膜として用いた。
１１と１２の２層構造としたが、これは第２の絶縁膜２
とエッチング速度が異なる第１の２の絶縁膜１２の１層
だけでもよい。本実施例では、素子の高速動作を考慮し
て誘電率が比較的高い（５〜７）Ｐ−ＳｉＮを第１の２
の絶縁膜として用いた。
【００２１】また、第１の絶縁膜としてＳｉＯＢＮ膜を
用いてもよい。このＳｉＯＢＮ膜はＳｉＨ4 ，ＮＨ3 ，
Ｎ2 Ｏ，Ｂ2 Ｈ6 ガスを用いてＰ−ＣＶＤ法で形成すれ
ばできる。ただし、第２の絶縁膜とエッチング速度の違
いをつけることは、本実施例のＰ−ＳｉＮの場合と比較
するとやや困難である。その結果、エッチング速度がや
や低下するが、素子高速化には有効である。
用いてもよい。このＳｉＯＢＮ膜はＳｉＨ4 ，ＮＨ3 ，
Ｎ2 Ｏ，Ｂ2 Ｈ6 ガスを用いてＰ−ＣＶＤ法で形成すれ
ばできる。ただし、第２の絶縁膜とエッチング速度の違
いをつけることは、本実施例のＰ−ＳｉＮの場合と比較
するとやや困難である。その結果、エッチング速度がや
や低下するが、素子高速化には有効である。
【００２２】さらに、第１の絶縁膜１１，１２特に第１
の２の絶縁膜１２を第２の絶縁膜２とエッチング速度が
異なるようにするために、第２の絶縁膜２と異なる材料
としたが、これを同じ材料として、第１の絶縁膜側の表
面をいわゆる表面処理して第２の絶縁膜２とエッチング
速度が異なるように、少なくとも前記表面を加工しても
よい。例えば、図１（ｃ）の段階で、第２の絶縁膜と同
じ材料とした第１の絶縁膜に対して、ＮＨガスを用いた
プラズマ処理を行なってもよいし、Ｎをイオン注入法で
注入して熱処理してもよい。ただ、この熱処理は第１の
配線導体４への影響を考慮して行なわなければならな
い。
の２の絶縁膜１２を第２の絶縁膜２とエッチング速度が
異なるようにするために、第２の絶縁膜２と異なる材料
としたが、これを同じ材料として、第１の絶縁膜側の表
面をいわゆる表面処理して第２の絶縁膜２とエッチング
速度が異なるように、少なくとも前記表面を加工しても
よい。例えば、図１（ｃ）の段階で、第２の絶縁膜と同
じ材料とした第１の絶縁膜に対して、ＮＨガスを用いた
プラズマ処理を行なってもよいし、Ｎをイオン注入法で
注入して熱処理してもよい。ただ、この熱処理は第１の
配線導体４への影響を考慮して行なわなければならな
い。
【００２３】
【発明の効果】以上説明したように、本発明は、少なく
とも表層が第２の絶縁膜のエッチング速度と異なる第１
の絶縁膜の溝に第１の配線導体を形成し、その上に第２
の絶縁膜を１種類の材料で形成して、そこに前述した条
件でエッチングしてコンタクトホールを形成するように
したので、コンタクトホールを形成するエッチング条件
は１つでよい。従って、従来技術のように２つのエッチ
ング条件が必要であることによる悪い影響は解消され、
量産性、信頼性ともに向上する。
とも表層が第２の絶縁膜のエッチング速度と異なる第１
の絶縁膜の溝に第１の配線導体を形成し、その上に第２
の絶縁膜を１種類の材料で形成して、そこに前述した条
件でエッチングしてコンタクトホールを形成するように
したので、コンタクトホールを形成するエッチング条件
は１つでよい。従って、従来技術のように２つのエッチ
ング条件が必要であることによる悪い影響は解消され、
量産性、信頼性ともに向上する。
【００２４】また、第１の絶縁膜の少なくとも表面のエ
ッチング速度は第２の絶縁膜のエッチング速度より遅い
ので、従来技術における第１の配線導体とコンタクトホ
ールとがずれた場合のその部分に不要な隙間ができるこ
とを防止する効果も従来同様得られる。
ッチング速度は第２の絶縁膜のエッチング速度より遅い
ので、従来技術における第１の配線導体とコンタクトホ
ールとがずれた場合のその部分に不要な隙間ができるこ
とを防止する効果も従来同様得られる。
【図１】本発明の実施例の工程断面図
【図２】従来例の工程断面図
２ 第２の絶縁膜 ３，５ レジスト ４ 第１の配線導体 ６ 第２の配線導体 ７ 溝 ８ コンタクトホール １１ 第１の１の絶縁膜 １２ 第１の２の絶縁膜 １００ 基板
Claims (3)
- 【請求項１】 （ａ）半導体基板上に第１の絶縁膜を形
成し、該第１の絶縁膜の所定位置に溝を形成する工程、 （ｂ）前記第１の絶縁膜の溝に第１の配線導体を埋め込
むように形成し、該第１の配線導体の表面が前記第１の
絶縁膜の表面と同一面で露出するよう表面を平坦化する
工程、 （ｃ）前記表面に、前記第１の絶縁膜とはエッチング速
度が異なる第２の絶縁膜を形成し、前記第１の絶縁膜の
溝に埋め込まれた第１の配線導体の上部の位置にコンタ
クトホールを形成する工程、 （ｄ）前記第２の絶縁膜に形成したコンタクトホールを
埋めるように第２の配線導体を形成する工程、 以上の工程を含むことを特徴とする半導体素子の製造方
法。 - 【請求項２】 前記第２の絶縁膜にコンタクトホールを
形成する方法として、該第２の絶縁膜のエッチング速度
が前記第１の絶縁膜の少なくとも表面部のエッチング速
度より速いエッチング方法でエッチングすることを特徴
とする請求項１記載の半導体素子の製造方法。 - 【請求項３】 前記第１の絶縁膜の少なくともその表面
部を、前記第２の絶縁膜とエッチング速度が異なる層と
することを特徴とする請求項１記載の半導体素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624993A JPH0714918A (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624993A JPH0714918A (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714918A true JPH0714918A (ja) | 1995-01-17 |
Family
ID=15403470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14624993A Pending JPH0714918A (ja) | 1993-06-17 | 1993-06-17 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972774A (en) * | 1995-02-21 | 1999-10-26 | Nec Corporation | Process for fabricating a semiconductor device having contact hole open to impurity region coplanar with buried isolating region |
-
1993
- 1993-06-17 JP JP14624993A patent/JPH0714918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972774A (en) * | 1995-02-21 | 1999-10-26 | Nec Corporation | Process for fabricating a semiconductor device having contact hole open to impurity region coplanar with buried isolating region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002948B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| KR100186238B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| KR0140646B1 (ko) | 반도체장치의 제조방법 | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| KR100192168B1 (ko) | 반도체 소자의 다층 금속 배선 형성방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 |