JPH0312740B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、画像処理装置などのメモリシステム
におけるマスクメモリ制御回路に関し、特に二次
元メモリおよび三次元メモリのデータの双方に対
してマスク処理を可能にする汎用のマスクメモリ
制御回路に関する。

〔従来の技術〕 一般の画像処理では、画像の一部を切り出した
り削除したりする処理がしばしば必要とされる。
このため従来の画像処理装置では、処理対象の画
像データを蓄積する処理メモリと、マスクデータ
を蓄積するマスクメモリとをそなえ、これら両メ
モリの対応位置から読み出した画像データとマス
クデータとをつき合わせ、マスクデータにより画
像データをゲーテイングしてマスク処理を行なつ
ていた。

また一般の画像処理では、複数の画像を重ねて
合成したり、前面の画像で後面の画像を隠すなど
の処理が多く行われる。そのため、画像データ間
でAND，OR，EORなどの論理演算や算術演算
を行う機能とともに複数の処理メモリを設けて、
このような画像処理を高速に実行できるようにし
ている。第８図は、このような複数の画像データ
間での演算とマスク処理とを複合させた例を示
す。

ところで従来の処理メモリは、第１図ａに示す
ような二次元メモリであるか、同図ｂに示すよう
な三次元メモリであるかの、いずれか一方のタイ
プであることが普通であり、１つのメモリを二次
元および三次元の両モードで使用できるものはな
かつた。そしてマスク処理は二次元のマスクメモ
リを用い、二次元の処理メモリに対しては、たと
えばバイト単位で読み出されたデータにビツト対
応でゲートをかけ、また三次元の処理メモリに対
しては読み出し単位となるたとえばバイト長の奥
行き方向のデータすべてにゲートをかける方法が
個々にとられていた。しかし、最近の画像処理装
置は文字／ベクトルの展開をするために二次元の
メモリだけ使用するということはなく、三次元の
画像も記憶することが望まれている。この際二次
元でしかアクセスできないメモリがあると、三次
元の画像しか扱わないところは無駄なメモリを持
つことになる。したがつて、メモリのアクセスの
はじめにどちらのモードで動作するかを設定する
ことにより、二次元／三次元どちらのモードでも
使用できるメモリが実用化されているが、その中
でマスクメモリとして使用するメモリ（このメモ
リも設定により処理メモリとしても使用できる）
は処理メモリが二次元／三次元かにかかわらず、
二次元的に記憶するため動作時には処理メモリの
画素単位にマスク処理しなければならない。この
ように、二次元／三次元両モードでマスク処理す
ることが可能な簡単な構成のマスクメモリ制御回
路が望まれるようになつた。

〔発明の目的および構成〕

本発明の目的は、処理メモリが二次元および三
次元の２つのモードで使用できるシステムにおい
て、単一のマスクメモリを用いて両方のモードの
マスク処理を行なうことを可能にするマスクメモ
リ制御回路を提供することにある。

本発明の構成は、それにより、奥行き１ビツト
でＸ方向／Ｙ方向に広がりを持つたプレーンをア
クセスの単位とし、このプレーンをひとつあるい
は複数個の面方向につなげることにより二次元動
作を、複数個を奥行き方向につなげることにより
三次元動作を行うメモリモジユールを複数持ち、
かつ、演算時に各モジユール毎に処理メモリとし
てアクセスするか、マスクメモリとしてアクセス
するかを予めセツトしておくメモリシステムにお
いて、 上記複数のメモリモジユール中のマスクメモリ
として機能する１つのメモリモジユールのリード
データを選択するモジユールセレクタ手段と、 該選択されたメモリモジユールのリードデータ
中の１つのビツトを選択する手段と、 処理メモリが二次元メモリとしてアクセスされ
る場合にはマスクメモリのデータはそのまま対応
し、三次元メモリとしてアクセスされる場合には
マスクメモリの１ビツトが奥行き方向にその分だ
け有効となるビツト拡張手段とを備え、 上記メモリシステムが二次元モードで動作する
ときは、上記モジユールセレクタ手段から出力さ
れたリードデータを直接選択し、また上記メモリ
システムが三次元モードで動作するときは、上記
ビツト拡張手段から出力されたビツト拡張データ
を選択し、マスクデータとして出力する手段を持
つことを特徴とするものである。

〔発明の実施例〕

以下に、本発明の詳細を実施例にしたがつて説
明する。

第２図は、本発明が適用されるマスク処理シス
テムの１例の全体構成図である。図中、１−１乃
至１−ｎはそれぞれ８枚のプレーンからなるｎ個
のメモリモジユール、２−１および２−２は処理
データ出力部、３はマスクデータ出力部、４は演
算部、５はライトデータバス、６はアドレスおよ
びコントロールバス、７は被マスク処理データを
示す。

各メモリモジユール１−１乃至１−ｎは、二次
元モードの場合、プレーンに沿つてバイト単位で
リード／ライトされ、三次元モードの場合は、プ
レーンに沿つて１ビツト、奥行き方向１バイト単
位でリード／ライトされる。

メモリモジユール１−１乃至１−ｎは、それぞ
れ処理データあるいはマスクデータのいずれか一
方の格納用として使用される。

これらの複数のメモリモジユールはすべて対等
で、それぞれ処理メモリにもマスクメモリにもな
りうる。たとえば、２つの画像のマスク付き演算
をする場合、２つの処理メモリおよびマスクメモ
リを一度にリードするためにメモリモジユール内
のレジスタに同じ上位アドレスをセツトし、ま
た、１つの出力部に処理メモリの１つからの画像
データを選択する様にセレクト信号をセツトし、
同様に他の１つの出力部に処理メモリの他の１つ
からの画像データを選択するようにセレクト信号
をセツトし、そしてマスクデータ出力部にマスク
メモリからの画像データを選択するようにセレク
ト信号をセツトする。このようにすることによ
り、各出力部からは処理データとマスクデータと
を同時に得ることができる。

各モジユールを処理データ用あるいはマスクデ
ータ用のいずれに割付けるかは、処理内容および
メモリの利用状況に応じて動的に決定され、たと
えば割付けテーブルを用いてソフトウエア管理さ
れる。各モジユールは、８枚のプレーンからな
り、各プレーンを１平面に展開して二次元メモリ
として使用することができ、また８枚の各プレー
ンの重なり方向を８ビツトの奥行きとして、三次
元メモリを構成することができる。

なお、第２図の実施例において処理データの出
力部が２つ設けられているのは、この例の場合２
つの画像間での演算を行うことが想定されている
からであり、２つの処理メモリからのデータを画
素ごとに演算するためには、少なくとも２つの出
力部が必要であるためである。

また第２図中の演算部４のブロツク内には１つ
のORゲートと１つのANDゲートのみが示されて
いるが、これは説明を簡単化するための例示的な
ものに過ぎず、従来から画像間演算で慣用されて
いる任意の論理機能を設けることができ、またマ
スク演算も例えば、マスクデータが“１”のとこ
ろは２つの画像のORを、マスクデータが“０”
のところは２つの画像のANDしたものを出力す
るようなものにすることも可能である。

次に第２図の実施例の動作を、第８図に示す具
体例により説明する。

図示の例の演算部４は、二つの処理データ（出
力部２−１からの処理データＡと出力部２−２か
らの処理データＢ）を入力としてＡ，OR，Ｂの
論理演算を実行し、結果をマスクデータ出力部３
からのマスクデータによりマスク処理する。この
場合処理データＡは円の図形、処理データＢは三
角の図形、そしてマスクデータは上半分が“１”
で下半分が“０”のデータである。この結果、被
マスク処理データ７は、第８図に示されるよう
に、円と三角を論理和で合成したものの上半分だ
けを切り出したものとなる。

前述したように、演算部４の演算機能は画像間
演算の目的に応じて任意に構成されることがで
き、また従来装置において慣用されているよう
に、予め複数の演算機能をもたせたものを用意し
て、必要に応じて選択使用できるようにすること
ができる。しかしこの演算部の機能については本
発明の主眼とするところではないので、これ以上
の説明は省略する。

第３図は、４個のメモリモジユールで構成した
１つの三次元メモリを示す。

三次元メモリの場合、ある１つのメモリモジユ
ールの１プレーンを処理メモリとして使用すると
きは、他のメモリモジユールの１プレーンがマス
クプレーンとなる。また１メモリモジユールを二
次元に展開して使用するときは、他のメモリモジ
ユールが二次元に展開されてマスクプレーンとな
る。

第４図は、１メモリモジユールの８枚のプレー
ンを１平面に展開して大きな二次元メモリを構成
した場合を示す。この場合処理メモリとマスクメ
モリとは、同じ大きさの平面でなければならな
い。なお、使用されるプレーンの枚数は８枚に限
られるものではなく、使用が許容される限り任意
の枚数でよい。たとえば１枚のプレーンのみで、
あるいは複数のメモリモジユールの全プレーンに
よつて１平面を構成することも可能である。

処理メモリが三次元メモリである場合は、処理
メモリが二次元であつたときに同じ大きさの平面
のマスクメモリが必要であつたように、画素（１
画素は、三次元メモリの場合奥行き方向を含んだ
数ビツトの集合をいい、二次元メモリの場合１ビ
ツトをいう）ごとに対応したマスクメモリが必要
となる。このとき、マスクメモリは処理メモリが
二次元であつても三次元であつても平面のメモリ
で充分である。なぜなら、第８図に示す通り、マ
スクデータは“０”か“１”のデータであればよ
いためである。

第５図は、ある１つのメモリモジユールを三次
元処理メモリとした場合を示し、マスクメモリに
は、他の１つのメモリモジユールの中の任意の１
枚のプレーンが当てられる。

第６図は、メモリモジユールを４個結合して１
つの三次元処理メモリを構成した場合を示し、マ
スクメモリには、他の１つのメモリモジユールの
中の任意の４枚のプレーンを１つの二次元メモリ
に展開したものが使用される。

上述したように、メモリモジユール１−１乃至
１−ｎは、二次元あるいは三次元の異なるモード
で使用することができ、かつ、処理メモリとマス
クメモリとはハード的に固定されず、メモリモジ
ユール単位あるいはプレーン単位で適宜割付けら
れる。これらの割付けに応じて、出力部２−１あ
るいは出力部２−２は、処理メモリのモジユール
からのリードデータを選択し、そしてマスクデー
タ出力部３は、マスクメモリのモジユールからの
リードデータを選択し、メモリモードに合わせた
演算部４に印加する。演算部４は、印加された処
理データとマスクデータとの論理積となり、処理
データをマスクして、データ７上に出力する。

二次元モードのときには、マスクメモリモジユ
ールのプレーンからリードしたデータをそのまま
マスクデータとして使用すればよいが、三次元モ
ードの場合には、プレーンからリードしたデータ
を奥行き方向に拡張してマスクデータの形式を整
えなければならない。マスクデータ出力部３は、
これらの２つのモードにおいて、リードされたマ
スクデータの形式を処理データに適合させるため
のアダプタの機能をそなえている。

第７図は、マスクデータ出力部３の細部構成を
示し、図中、８はメモリモジユールのリードデー
タセレクタ、９はモジユール選択レジスタ、１０
は拡張対象ビツトセレクタ、１１はプレーン選択
レジスタ、１２は拡張回路、１３は二次元・三次
元データセレクタ、１４はモードレジスタを示
す。

二次元モードのときはマスクデータ源のモジユ
ールを選択し、三次元モードのときにはモジユー
ルおよびプレーンを選択する必要がある。マスク
データ源として選択すべきメモリモジユールおよ
びプレーンのアドレスは、図示しないマイクロプ
ロセツサMPUから、MPUバスを通じて、それぞ
れモジユール選択レジスタ９およびプレーン選択
レジスタ１１に設定される。これらのレジスタ
９，１１の設定内容は、それぞれリードデータセ
レクタ８および拡張対象ビツトセレクタ１０に与
えられ、所定のモジユールおよびプレーンの選択
が行なわれる。

メモリの二次元・三次元モード情報は、MPU
バスからモードレジスタ１４に設定され、それに
より二次元・三次元データセレクタ１３の選択動
作が制御される。二次元モードの場合には、リー
ドデータセレクタ８から出力されるプレーンに平
行な１バイト単位のデータが選択され、そのまま
演算部４へ出力される。また三次元モードの場合
には、セレクタ８から出力されるモジユールの奥
行き方向に延びる１バイトデータ中、拡張対象ビ
ツトセレクタ１０により特定の１ビツトを選択
し、その値を並列８ビツトに拡張したものを演算
部４へ出力する。

本発明が対象としているメモリシステムのメモ
リは二次元でも三次元でも扱うことのできるメモ
リであるから、処理メモリが二次元のときにはマ
スクメモリも二次元、処理メモリが三次元のとき
にはマスクメモリも三次元でとつて、おなじ次元
でマスクするというのが従来一般的な方法で、簡
単な回路ですますことができる。しかし本発明で
は、それを処理メモリが二次元のときは同じだ
が、処理メモリが三次元のときにはマスクメモリ
を二次元でとつて奥行き方向分のデータを無駄に
しないように制御回路で１ビツトを奥行き方向に
拡張することでメモリの効率的利用を図つてい
る。

つまりマスクメモリはメモリの効率的利用のた
めに、マスクメモリとして割りつけられたメモリ
モジユールは常に二次元で扱われるから、処理メ
モリが三次元メモリとして割りつけられた場合に
は、マスクメモリからの１ビツトを処理メモリの
１画素に対応させるために、その１ビツトを奥行
き方向に１ビツト→８ビツトに伸長する必要があ
る。このため、マスクデータの値が“１”だつた
場合には、マスクデータ出力部からのデータは
“11111111”となる。このように、三次元モード
の場合には、マスクデータプレーン上のビツト値
を奥行き方向に自動的に拡張して三次元マスクデ
ータを生成し、出力する。

〔発明の効果〕

以上のように本発明によればマスクデータ出力
部は、簡単な構成で、処理メモリのモードに応じ
てMPUから条件付けられることにより、マスク
メモリからメモリモードに対応するマスクデータ
を容易に取り出し、適切なデータ形式にして演算
部へ供給することができる。

【図面の簡単な説明】

第１図ａ，ｂはそれぞれ二次元メモリおよび三
次元メモリの説明図、第２図は本発明実施例の全
体構成図、第３図は４個のメモリモジユールを組
合わせた三次元メモリの構成図、第４図乃至第６
図はそれぞれ異なるマスク処理例の説明図、第７
図はマスクデータ出力部の実施例回路図、第８図
はマスク処理の具体例の説明図である。 図中、１−１乃至１−ｎはメモリモジユール、
２−１および２−２は処理データ出力部、３はマ
スクデータ出力部、４は演算部、８はリードデー
タセレクタ、９はモジユール選択レジスタ、１０
は拡張対象ビツトセレクタ、１１はプレーン選択
レジスタ、１２は拡張回路、１３は二次元・三次
元データセレクタ、１４はモードレジスタを表わ
す。

Claims (1)

1. 【特許請求の範囲】 １ 奥行き１ビツトでＸ方向／Ｙ方向に広がりを
   持つたプレーンをアクセスの単位とし、このプレ
   ーンをひとつあるいは複数個を面方向につなげる
   ことにより二次元動作を、複数個を奥行き方向に
   つなげることにより三次元動作を行うメモリモジ
   ユールを複数持ち、かつ、演算時に各モジユール
   毎に処理メモリとしてアクセスするか、マスクメ
   モリとしてアクセスするかを予めセツトしておく
   メモリシステムにおいて、 上記複数のメモリモジユール中のマスクメモリ
   として機能する１つのメモリモジユールのリード
   データを選択するモジユールセレクタ手段と、 該選択されたメモリモジユールのリードデータ
   中の１つのビツトを選択する手段と、 処理メモリが二次元メモリとしてアクセスされ
   る場合にはマスクメモリのデータはそのまま対応
   し、三次元メモリとしてアクセスされる場合には
   マスクメモリの１ビツトが奥行き方向にその分だ
   け有効となるビツト拡張手段とを備え、 上記メモリシステムが二次元モードで動作する
   ときは、上記モジユールセレクタ手段から出力さ
   れたリードデータを直接選択し、また上記メモリ
   システムが三次元モードで動作するときは、上記
   ビツト拡張手段から出力されたビツト拡張データ
   を選択し、マスクデータとして出力する手段を持
   つ ことを特徴とするマスクメモリ制御回路。