JPH0312758A - 揮発性メモリのデータ消失検知装置 - Google Patents

揮発性メモリのデータ消失検知装置

Info

Publication number
JPH0312758A
JPH0312758A JP1147004A JP14700489A JPH0312758A JP H0312758 A JPH0312758 A JP H0312758A JP 1147004 A JP1147004 A JP 1147004A JP 14700489 A JP14700489 A JP 14700489A JP H0312758 A JPH0312758 A JP H0312758A
Authority
JP
Japan
Prior art keywords
data
volatile memory
power supply
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1147004A
Other languages
English (en)
Inventor
Hiroshi Ota
博 太田
Takao Fujisawa
藤沢 敬夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1147004A priority Critical patent/JPH0312758A/ja
Publication of JPH0312758A publication Critical patent/JPH0312758A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は一般に揮発性メモリのデータ消失検知装置に関
し、特にRAMのような半導体揮発性メモリのデータ消
失検知装置に関する。
(従来の技術) この種の揮発性メモリのデータ消失検知装置は、一般に
、以下に記載するような態様で揮発性メモリに保持され
ているデータが消失したか否かを検知するようになって
いる。即ち、揮発性メモリに対して電源が供給されてい
ない状態から電源が供給されている状態に可変したとき
における揮発性メモリのデータ保持用コンデンサ(以下
、単に「保持用コンデンサ」という)の保持電圧を、電
圧レベル検出器が入力し、この電圧レベル検出器にて前
記保持用コンデンサのデータ保持電圧が所定値以下であ
るか否かを検出する。そして、電圧レベル検出器によっ
て検出された前記データ保持電圧が所定値以下であった
ときには、揮発性メモリに格納されていたデータが消失
したものと判定するようになっている。
第8図は、上述した揮発性メモリのデータ消失検知装置
としての機能を具備した従来の電力系統のディジタル保
護制御装置の構成を示したブロック図である。
第8図において、電源回路6は、外部電源からの給電を
受けて、所定の大きさの直流電圧vbを、中央処理装置
2に供給するのを始め、引離し回路5を通してディジタ
ル保護制御装置を形成している各部に供給する。
引き離し回路5は、電圧レベル検出器と、スイッチとで
構成されており、電圧レベル検出器によって検出された
電源回路6からの出力電圧が所定レベル値以上のときに
は、スイッチを閉成して電源回路6からの出力電圧をそ
のまま前記各部に供給する。一方、引き離し回路5は、
電源回路6からの出力電圧が所定レベル値未満のときに
は、スイッチを開成して電源回路6と前記各部とを電気
的に切り離すようになっている。
保持用コンデンサC1は、引き離し回路5のスイッチが
閉成しているときには、電源回路6から出力され、引き
離し回路5及び電流制限用抵抗R1を通して供給される
電圧Vaによって充電され、引き離し回路5が電源回路
6側との間の接続を遮断したときの揮発性メモリ1のデ
ータを保持するための電荷を蓄積する。保持用コンデン
サC1は、前記スイッチが開成しているときには、前記
蓄積していた電荷を揮発性メモリ1のデータ保持のため
に放電するようになっている。
揮発性メモリ1には、例えばRAMのような半導体揮発
性メモリ1が使用されている。揮発性メモリ1は、引き
離し回路5のスイッチが閉成しているときには、電源回
路6から出力され、引き離し回路5及び電流制限用抵抗
R1を通して供給される電圧Vaの供給を受けて駆動し
、中央処理装置2から与えられる各種データを保持、記
憶する。
一方、揮発性メモリ1は、前記スイッチが開成している
ときには、保持用コンデンサC1からの放電によって供
給される電圧を受けて、前記電圧の値が記憶している各
種データを保持可能な高さにある間、前記各種データの
保持を継続するようになっている。
時計IC4は、揮発性メモリ1と同様に、引き離し回路
5のスイッチが閉成しているときには、中央処理装置2
の制御下で、電源回路6から出力され引き離し回路5及
び電流制限用抵抗R1を通して供給される電圧Vaによ
って駆動する。
電圧レベル検出回路電圧供給用コンデンサ(以下、単に
「電圧供給用コンデンサ」という)C2は、揮発性メモ
リ1や時計IC4と略同様に、弓き離し回路5のスイッ
チが閉成しているときには、電源回路6から出力され引
き離し回路5、電流制限用抵抗R1、電流制限用抵抗R
2を通して供給される電圧によって充電され、引き離し
回路5が電源回路6側との間の接続を遮断したときの電
圧レベル検出口路7を駆動するための電荷を蓄積する。
電圧供給用コンデンサC2は、前記スイッチが開成して
いるときには、電圧レベル検出回路7による保持用コン
デンサC1が蓄積している電圧の検出が可能なように、
電圧レベル検出回路7に対して蓄積していた電荷を放電
するようになっている。
電圧レベル検出回路7は、前述した揮発性メモリ1、時
計IC4、電圧供給用コンデンサ02等と略同様に、引
き離し回路5のスイッチが閉成しているときには、電源
回路6から出力され、引き離し回路5、電流制限用抵抗
R1、電流制限用抵抗R2を通して供給される電圧によ
って駆動して、電流制限用抵抗R2を通さずに保持用コ
ンデンサC1方から印加される電圧を受けて、該受けた
電圧のレベルを検出して中央処理装置2に出力する。
一方、電圧レベル検出回路7は、前記スイッチが開成し
ているときには、電圧供給用コンデンサC2からの放電
によって電圧供給用コンデンサC2から供給される電圧
を受けて駆動し、電流制限用抵抗R2を通さずに保持用
コンデンサC175・ら印加される電圧を受けて、該受
けた電圧のレベルを検出して中央処理装置2に出力する
ようになっている。
中央処理装置2は、電源回路6から直接印加される電圧
vbによって制御動作を行ない、インターフェース回路
3を通して与えられる電力系統の電流データil 、1
2+  13と電力系統の電圧データv 1 +  v
 2 *  v 3とを読込んでこれら各データを揮発
性メモリ1に格納するとともに、これら各データに基づ
き電力系統の保護制御を行なうための演算処理を行なう
。中央処理装置2は、前記演算処理の結果、電流データ
il、i2.i3、電圧データvl、v’l、v3に変
化か生じたと認識したときには、電力系統に事故が発生
したものと判断して、電力系統の保護を行なうべくイン
ターフェース回路3を通して遮断器に対しトリ・ツブ指
令信号fを出力するようになっている。中央処理装置2
は、時計IC4をその制御下におくとともに、電圧レベ
ル検出回路7から出力される電圧不良信号(論理レベル
信号)eに基づいて、電源回路6側からの給電が遮断さ
れたときの揮発性メモリ1に保持されているデータが消
失したか否かを判断するようになっている。
次に上記構成の動作について説明する。
外部電源から電源回路6に対して電力の供給が行なわれ
ている状態では、引き離し回路5のスイッチは閉成状態
となっているので、電源回路6からの出力電圧は、引き
離し回路5、電流制限用抵抗R1を通して保持用コンデ
ンサC1を始め、揮発性メモリ1及び時計IC4に供給
される。これとともに、電源回路6からの出力電圧は、
電流制限用抵抗R2を通して電圧レベル検出回路7及び
’M圧供給用コンデンサC2にも供給される。
このとき、電圧レベル検出回路7には、電源側から電流
制限用抵抗R2を通さずに所定値以上の電圧が入力され
ているので、電圧レベル検出回路7から出力される電圧
不良信号eの論理レベルは“H“となる。電圧不良信号
eの論理レベルが“H″であれば、揮発性メモリ1内に
保持されているデータが消失していないことを意味して
いるから、中央処理装置2は、揮発性メモリ1内に保持
されている電流データ、電圧データに基づいて電力系統
の保護制御のための演算処理を行なう。
そしてこの演算処理によって電力系統に事故が発生した
か否かを判断する。
上記演算処理において、電力系統に事故が発生したと判
断すると、第9図にて図示したフローチャートに示すよ
うに、ステップ91にて系統事故時の電流データit、
i2.i3、電圧データvl、v2.v3の各位を揮発
性メモリ1に格納し、次いでステップ92にて系統事故
発生時の時刻データ(年、月、日、時、分、秒)を揮発
性メモリ1に格納する。そして最後に、ステップ93に
てインターフェース回路3を通して遮断器に対しトリッ
プ指令信号fを出力する。
外部電源から電源回路6に対する電力の供給か遮断され
ている状態では1、引き離し回路5のスイッチは開成状
態となっているので保持用コンデンサC1に蓄積されて
いる電荷は電源回路6側に向けて放電されず、揮発性メ
モリ1に向けて放電され、この保持用コンデンサC1か
らの電圧供給によって揮発性メモリ1に格納されている
データの保持が行なわれる。然るに、上記のような外部
電源からの電源回路6に対する電力の供給が遮断された
状態が継続すると、保持用コンデンサC1に蓄積されて
いた電荷量は次第に減少して行き、保持用コンデンサC
1からの出力電圧はやがては揮発性メモリ1がデータの
保持が可能な電圧未満に低下してしまい、これによって
揮発性メモリ1内に保持されていたデータが消失してし
まう。
上述した外部電源から電源回路6に対する電力の供給が
遮断されている状態から外部電源から電源回路6に対す
る電力の供給が行なわれている状態に復帰すると、第1
°1図にて図示したフローチャートに示すような処理が
行なわれる。即ち、引き離し回路5のスイッチが閉成状
態となって電源回路6からの給電が再開されると、ステ
ップ111にて電圧レベル検出回路7から出力される電
圧不良信号eを読み込み、ステップ121にて読み込ん
だ電圧不良信号eの論理レベルか“H”か“L″かを判
定する。上記外部電源からの電源回路6に対する給電が
遮断されてから給電が回復するまでに長時間を要したと
き等には、前記遮断期間中に電圧レベル検出回路7に印
加される電圧は、保持用コンデンサC1からの出力電圧
でありしかも前述した理由によって前記出力電圧の値は
所定値未満となっている。そのため、電圧レベル検出回
路7から出力される電圧不良信号eの論理レベルは、“
L″となる。電圧不良信号eの論理レベルが“L”であ
れば、揮発性メモリ1内に保持されているデータが消失
していることを意味しているから、中央処理装置2は、
揮発性メモリ1内に保持されていたデータが消失したも
のと判断する。
一方、ステップ121にて、外部電源からの電源回路6
に対する給電が遮断されてから給電が回復するまでの時
間が短く、保持用コンデンサC1からの出力電圧の値が
所定値以上であれば、電圧レベル検出回路7から出力さ
れる電圧不良信号eの論理レベルは“H“となるので、
揮発性メモリ1内に保持されているデータは消失してい
ないものと判断する。そして、ステップ131にて揮発
性メモリ1内に保持されている前記各データを表示部等
に表示する。
(発明が解決しようとする課題) ところで、中央処理装置2が第11図にて図示したフロ
ーチャートを実行するには、電圧レベル検出回路7から
出力される電圧不良信号eの論理レベルが問題となるが
、この電圧不良信号eの論理レベルは、第10図にて図
示するようにして決定されていた。即ち、従来装置にお
いては、第10図を参照して明らかなように、揮発性メ
モリ1内のデータが実際に消失する電圧Vl(このとき
の時間をtlとする)よりもかなりのマージンを持たせ
て前記電圧V1よりも大きな電圧V2を不良検出電圧と
して設定しておき(この不良検出電圧V2が出力された
ときの時間をt2とする)、外部電源からの給電の遮断
によって保持用コンデンサC1の出力電圧が前記■2に
なった時点で電圧レベル検出回路7は、電圧不良信号e
の論理レベルを“H”から“L”に可変して出力するよ
うになっていた。
そのため、前記データ消失電圧■1と不良検出電圧V2
との間の誤差は、前記マージン分と等しく、電圧レベル
検出回路7が前記不良検出電圧V2の出力を受けて電圧
不良信号eの論理レベルを“H″から“L“に可変した
時点(t2)では、実際にデータが消失する電圧V1に
なったとき(時間tl)と、時間にしてT1電圧にして
V2−Vlの誤差が生ずることとなり、揮発性メモリ1
内のデータの消失を正確に検知、判定することができな
いという問題がある。又、揮発性メモリ1内に保持され
ているデータが消失する電圧V1が経年的に変化すると
、揮発性メモリ1内のデータが消失したか否かの判定を
行なうのが困難になるばかりでなく、誤判定する可能性
がある。更には、保持用コンデンサC1の出力電圧を検
出するために、電流制限用抵抗R2を始め、電圧レベル
検出回路7、電圧レベル検出回路電圧供給用コンデンサ
02等のハードウェアが必要であり、部品点数が多く回
路構成が複雑であるという問題点もあった。
従って本発明は、上記問題点を解消するためになされた
もので、その目的は、外部電源からの給電遮断時に、揮
発性メモリ内に保持されているデータが消失したか否か
を正確に検知、判定することができるとともに、外部電
源からの給電遮断時に、揮発性メモリ内のデータを保持
するために設けられているコンデンサの出力電圧を検知
するハードウェアが不要で部品点数が少なく回路構成を
簡単化することが可能な揮発性メモリのデータ消失検知
装置を提供することにある。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するために、本発明に係る揮発性メモリ
のデータ消失検知装置は、外部からの給電によってデー
タを保持する揮発性メモリと、外部からの給電が行なわ
れているときに、予め選定した前記データの給電遮断に
起因する消失を判定する指標となるデータを揮発性メモ
リに設定する手段と、遮断されていた外部からの給電が
回復したときに、前記設定手段によって揮発性メモリに
設定された指標データと給電遮断前の指標データとを比
較して両者が一致していないときには揮発性メモリに保
持されていたデータが消失したと判断する手段と、を備
えた構成とした。
(作 用) 上記構成において、遮断されていた外部からの給電が回
復したときに、設定手段によって揮発性メモリに設定さ
れた指標データと給@遮断前の指標データとを比較して
両者が一致していないときには揮発性メモリに保持され
ていたデータが消失したと判断するようにしたので、外
部からの給電が行なわれているときに設定手段によって
揮発性メモリに設定された指標データが、遮断されてい
た外部からの給電が回復したときに揮発性メモリから消
失したか否かによって揮発性メモリに保持されていたデ
ータが消失したか否かを直接的に判断できるために、揮
発性メモリに保持されているデータが消失する電圧が経
年的に変化したとしても、データが消失したか否かを正
確に判定することが可能となった。
(実施例) 以下、図面により本発明の一実施例について説明する。
第1図は、本発明の一実施例に従う揮発性メモリのデー
タ消失検知装置としての機能を具備した電力系統のディ
ジタル保護制御装置の構成を示したブロック図である。
第1図にて図示した電力系統のディジタル保護制御装置
は、前記第8図にて図示した従来の電力系統のディジタ
ル保護制御装置から保持用コンデンサC1の出力電圧を
検出するためのハードウェアである電流制限用抵抗R2
、電圧レベル検出回路7、電圧レベル検出回路電圧供給
用コンデンサ02等が除去された構成となっている。従
って第1図において、第8図にて図示したものと同一物
には同一符号を付す。
第1図において、電源回路6は、外部電源からの給電を
受けて、所定の大きさの直流電圧vbを、中央処理装置
2に供給するのを始め、引き離し回路5を通してディジ
タル保護制御装置を形成している各部に供給する。
引き離し回路5は、電圧レベル検出器と、スイッチとで
構成されており、電圧レベル検出器によって検出された
電源回路6からの出力電圧が所定レベル値以上のときに
は、スイッチを閉成して電源回路6からの出力電圧をそ
のまま前記各部に供給する。一方、引き離し回路5は、
電源回路6からの出力電圧が所定値未満のときには、ス
イッチを開成して電源回路6と前記各部とを電気的に切
り離すようになっている。
中央処理装置2は、電源回路6から直接印加される電圧
vbによって制御動作を行ない、インターフェース回路
3を通して与えられる電力系統の電流データif、i2
.i3と電力系統の電圧データvl、v2.v3とを読
み込んで、これら各データを揮発性メモリ1に格納する
とともに、これら各データに基づき電力系統の保護制御
を行なうための演算処理を行なう。中央処理装置2は、
前記演算処理の結果、電流データit、i2゜i3、電
圧データvl、v2.v3に変化が生じたと認識したと
きには、電力系統に事故が発生したものと判断して、電
力系統の保護を行なうべくインターフェース回路3を通
して遮断器に対しトリップ指令信号fを出力するように
なっている。
第2図は、前記第1図にて図示した電力系統のディジタ
ル保護制御装置が備えている揮発性メモリ1のメモリ内
容を示した説明図である。本実施例において、揮発性メ
モリ1の記憶エリアには、上述した電力系統に関するデ
ータとは別種のデータ(指標データと称する。以下に詳
述する)を格納、保持するために、°図のごとくA番地
、D番地、C番地、D番地の4個の特定アドレスが設定
されている。前述したA番地のアドレスは、例えば、前
記電力系統の事故時の電流データil、i2゜i3を格
納するアドレスと前記電力系統の11故時の電圧データ
Vl、V2.V3を格納するアドレスとの間に設定され
ている。D番地のアドレスは、前記電力系統の事故時の
電圧データVl、V2゜V3を格納するアドレスと前記
事故が発生したときの年月日を特定するための年月日デ
ータを格納するアドレスとの間に設定されている。C番
地のアドレスは、前記年月日データを格納するアドレス
と前記事故発生の時点を特定するための時分秒データを
格納するアドレスとの間に設定されている。更にD番地
のアドレスは、前記時分秒データを格納するアドレスの
第2図下方に設定されている。なお、ここで、前記年月
日データと、前記時分秒データとは、時計IC4からの
出力信号に基づいて中央処理装置2から揮発性メモリ1
に与えられるデータであり、前記電流データと電圧デー
タとは、インターフェース回路3を介して与えられ、中
央処理装置2から揮発性メモリ1に出力されるデータで
ある。上述した4個の特定アドレスA−D番地には、外
部電源から電源回路6に対して給電が行なわれていると
きに、予め中央処理装置2によって選定された第2回付
号Zにて示される指標データが、中央処理装置2からの
出力によって格納、保持される。
ここで、上述した指標データZについて説明すれば、指
標データZは、任意の数値データであり、該データは、
例えば中央処理装置2が儒えているROM等の記憶素子
に不揮発性の固定データとして記憶されている。前記指
標データZは、外部電源からの電源回路6に対する給電
遮断に起因して前記各番地(A−D番地)から消失した
か否かを中央処理装置2によって検知されることにより
、前記A−D番地以外の各番地に格納、保持されている
電力系統に関するデータが消失したか否かを判定するよ
うになっている。
中央処理装置2は、遮断されていた外部電源からの電源
囲路6に対する給電が回復したときに、前記外部電源か
らの電源回路6に対する給電が遮断される前の指標デー
タZ(即ち、ROM等に記憶されている不揮発性固定デ
ータである指標データZ)と外部電源からの給電遮断が
回復した後の揮発性メモリ1内の前記4個の特定アドレ
ス(A〜D)番地に格納されている各指標データZとを
比較演算する。中央処理装置2は、上記比較演算の結果
、A−D番地すべてに亘って両者が一致していると認識
したときには、揮発性メモリ】内のA−D番地以外の他
の番地に格納されている電力系統に関するデータは全く
消失していないものと判断し、例えば、前記C番地の指
標データZか不一致であると認識したときには、前記年
月日データ或いは前記時分秒データの全部又は一部が消
失或いは不良状態になったものと判断する。
次に、上記構成の動作について、第3図、第4図にて図
示したフローチャートを参照しながら説明する。
外部電源から電源回路6に対して電力の供給が行なわれ
ている状態では、引き離し回路5のスイッチは開成状態
となっているので、電源回路6からの出力電圧は、引き
離し回路5、電流制限用抵抗R1を通して保持用コンデ
ンサC1を始め、揮発性メモリ1及び時計IC4に供給
される。上記状態において、ROM等に格納されている
指標データZを読み出し、この読出した指標データZを
、揮発性メモリ1の記憶エリアを形成しているA〜D番
地に夫々書き込む(ステップ31. 32゜33.34
)。ステップ31〜34にて上記A〜D番地に夫々書き
込んだ指標データZと、ROMに格納されている不揮発
性固定データである指標データZとを比較演算し、両者
が一致していると認識すれば、電圧不良フラグを“1“
とじ(ステップ35)、揮発性メモリ1内の電力系統に
関するデータが消失していないものと判断して、前記電
力系統に関するデータを表示部(図示しない)に表示出
力する(ステップ36)。そして、電力系統に事故が発
生した場合には、前記各記憶エリアに格納されているデ
ータに基づいて電力系統の保護動作を実行することとな
る。ステップ35にて上記A−D番地に夫々書き込んだ
指標データZのうちのいずれか1つでもROMに格納さ
れている不揮発性固定データと一致しないものがあると
きには、一致しない指標データZが格納されているアド
レス近傍のアドレスに格納されている電力系統に関する
データが消失している(或いは不良状態になっている)
ものとして電圧不良フラグを“0”とする。
上述した外部電源からの電源回路6に対する電力の供給
が遮断されている状態から、外部電源から電源回路6に
対する電力の供給が行なわれている状態に復帰すると、
第4図にて図示したフローチャートに示すような処理が
行なわれる。即ち、引き離し回路5のスイッチが開成状
態となって電源回路6からの給電が再開されると、前述
したステップ31〜ステツプ34にて各番地A−Dに設
定した指標データZがROMに格納されている指標デー
タZと一致しているか否かを判断する(ステップ41,
42,43.44)。前記判断の結果、A−D番地に夫
々書き込んだ指標データZのうちいずれか1つでも不一
致のものがあるときには、電圧不良フラグに“0#をセ
ットして(ステップ46)、第3図にて示したメイン処
理のフローに移行することとなる。前記判断の結果、A
〜D番地に夫々書き込んだ指標データZがすべて前記R
OMに格納されている指標データZと一致しているとき
には、電圧不良フラグに“1#をセットして(ステップ
45)、第3図にて示したメイン処理のフローに移行す
る。
そして、メイン処理のフローにおいて、電圧不良フラグ
に“0゛がセットされている場合には、揮発性メモリ1
内に格納されいる電力系統に関するデータの全部或いは
一部の表示部等への表示は行なわれず、逆に電圧不良フ
ラグに“1”がセットされている場合には、揮発性メモ
リ1内に格納されている電力系統に関するデータの表示
部等への表示が行なわれ、この表示されたデータに基づ
いて電力系統の保護制御が実施されることとなる。
以上説明したように、本発明に従う一実施例によれば、
外部電源からの給電が実施されているときに指標データ
Zを揮発性メモリ1内の特定アドレスに設定しておき、
遮断されていた外部電源からの給電が回復した後に前記
指標データZが設定時の指標データZと一致するか否か
をチエツクすることによって、揮発性メモリ1内に格納
されている電力系統に関するデータが、外部電源からの
給電の遮断によって消失したか否か(或いは不良状態に
なったか否か)を検知、判定することとしたので、従来
装置に係るものと比較して極めて正確に揮発性メモリ1
内のデータが消失(或いは不良)したか否かを検知でき
るようになった。即ち、本実施例によれば、第5図を参
照して明らかなように、実際に揮発性メモリ1内に格納
されているデータが消失する電圧■1と、前述した不良
検出電圧■2との間の誤差(両電圧に対応する時間tl
、t2間の時間差T)は極めて小さくなるので、これに
応じて電圧不良フラグが“1”から“O“に可変する時
間T2と、揮発性メモリ1内のデータが消失した時間T
1との間の誤差も極めて小さくなり、極めて正確に揮発
性メモリ1内に記憶されているデータが消失したか否か
を判定することができるようになった。
第6図は、本発明の他の実施例に従う揮発性メモリ1の
メモリ内容を示した説明図である。前記実施例に係る揮
発性メモリ1においては特定のアドレス(A−D番地)
4箇所に同一の指標データZを格納しているのに対し、
第6図にて示した揮発性メモリ1においては、A番地に
指標データ21B番地に指標データY、C番地に指標デ
ータX、D番地に指標データW(Z〜Y〜XキW)等、
夫々異なった指標データを各番地に格納している点にお
いて前記第2図にて示した実施例と相違している。
第7図は、本発明の更に他の実施例に従う揮発性メモリ
1のメモリ内容を示した説明図である。
前記第2図にて示した実施例に係る揮発性メモリ1、前
記第6図にて示した実施例に係る揮発性メモリ1におい
ては、A−D番地等、特定のアドレスについてのみ指標
データを格納しているのにり・lし、第7図にて示した
揮発性メモリ1においては、全てのアドレスの上位2ビ
ツトに指標データとなる2値のパターンを格納しておき
、この2値のパターンが可変したか否かを全てのアドレ
スに亘ってチエツクすることにより、データが揮発性メ
モリ1から消失したか否かをより精密に判定することと
したものである。
なお、本発明は、上述した実施例のみに限定されるもの
ではなく、例えば揮発性メモリ1に格納する指標データ
を、前記ROM内に各アドレスに対応して設定されてい
る指標データの総和の下位ビットのみとしても差支えな
い。
更に、揮発性メモリ1に対する電源供給用素子はコンデ
ンサ(二次電池)に限定されるものではなく、−次電池
を用いることとしてもよい。
〔発明の効果〕
以上説明したように、本発明によれば、遮断されていた
外部からの給電が回復したときに、設定手段によって揮
発性メモリに設定された指標データと給電遮断前の指標
データとを比較して両名が一致していないときには揮発
性メモリに保持されていたデータが消失したと判断する
ようにしたので、外部からの給電遮断時に揮発性メモリ
内に保持されているデータが消失したか否かを正確に検
知、判定することができるとともに、外部からの給電遮
断時に、揮発性メモリ内のデータを保持するために設け
られている電源供給用素子の出力電圧を検知するハード
ウェアが不要で部品点数が少なく回路構成を簡単化する
ことが可能な揮発性メモリのデータ消失検知装置を提供
することがてきる。
【図面の簡単な説明】
第1図は、本発明の一実施例に従う揮発性メモリのデー
タ消失検知装置としての機能を具備した電力系統のディ
ジタル保護制御装置の構成を示したブロック図、第2図
は、前記第1図にて図示した電力系統のディジタル保護
制御装置が備えている揮発性メモリのメモリ内容を示し
た説明図、第3図、第4図は、前記第1図にて図示した
構成のフローチャート、第5図は、本発明の一実施例に
従うタイミングチャート、第6図は、本発明の他の実施
例に従う揮発性メモリのメモリ内容を示した説明図、第
7図は、本発明の更に他の実施例に従う揮発性メモリの
メモリ内容を示した説明図、第8図は、揮発性メモリの
データ消失検知装置としての機能を具備した従来の電力
系統のディジタル保護制御装置の構成を示したブロック
図、第9図、第11図は、前記第8図にて図示した構成
のフローチャート、第10図は、前記第8図にて図示し
た構成のタイミングチャートである。 1・・・揮発性メモリ、2・・・中央処理装置、5・・
・引き離し回路、6・・・電源回路、C1・・・保持用
コンデンサ。

Claims (1)

  1. 【特許請求の範囲】 外部からの給電によってデータを保持する揮発性メモリ
    と、 外部からの給電が行なわれているときに、予め選定した
    前記データの給電遮断に起因する消失を判定する指標と
    なるデータを揮発性メモリに設定する手段と、 遮断されていた外部からの給電が回復したときに、前記
    設定手段によって揮発性メモリに設定された指標データ
    と給電遮断前の指標データとを比較して両者が一致して
    いないときには揮発性メモリに保持されていたデータが
    消失したと判断する手段と、 を備えたことを特徴とする揮発性メモリのデータ消失検
    知装置。
JP1147004A 1989-06-09 1989-06-09 揮発性メモリのデータ消失検知装置 Pending JPH0312758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1147004A JPH0312758A (ja) 1989-06-09 1989-06-09 揮発性メモリのデータ消失検知装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1147004A JPH0312758A (ja) 1989-06-09 1989-06-09 揮発性メモリのデータ消失検知装置

Publications (1)

Publication Number Publication Date
JPH0312758A true JPH0312758A (ja) 1991-01-21

Family

ID=15420387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1147004A Pending JPH0312758A (ja) 1989-06-09 1989-06-09 揮発性メモリのデータ消失検知装置

Country Status (1)

Country Link
JP (1) JPH0312758A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101146U (ja) * 1991-01-31 1992-09-01 横河電機株式会社 メモリ装置
JP2013059183A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 保護継電器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289153A (ja) * 1985-10-15 1987-04-23 Hochiki Corp 記憶装置
JPS631245B2 (ja) * 1979-07-20 1988-01-12 Rhone Poulenc Ind

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631245B2 (ja) * 1979-07-20 1988-01-12 Rhone Poulenc Ind
JPS6289153A (ja) * 1985-10-15 1987-04-23 Hochiki Corp 記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101146U (ja) * 1991-01-31 1992-09-01 横河電機株式会社 メモリ装置
JP2013059183A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 保護継電器

Similar Documents

Publication Publication Date Title
JPH0319053A (ja) データを記憶する方法と装置
US7757143B2 (en) Semiconductor device including concealable test terminals
EP0607919B1 (en) Power failure protection for a portable telephone
JPS5911998B2 (ja) デ−タチエツク方式
EP1085413B1 (en) Electronic integrated circuit including trimming means and method therefor
JPH04359872A (ja) バッテリーパック
JP2598384Y2 (ja) データ処理装置
EP3896506B1 (en) Fusion splicing device
JP3662409B2 (ja) 電源監視回路及びその電源監視方法
JP7178970B2 (ja) 保護継電器
JPH0425919A (ja) 記憶装置のバックアップ回路
JP3143978B2 (ja) ディジタル形保護リレー
JP4107046B2 (ja) 走行距離積算装置
JPH0113783B2 (ja)
JPS60262229A (ja) メモリバツクアツプ用電池の寿命判別方法
US7975191B2 (en) Nonvolatile memory device comprising a programming and deletion checking option
US4429184A (en) Mitigation of faults in a telephone exchange
JPS61265613A (ja) デ−タ処理装置
JP2741878B2 (ja) メモリデバイス試験装置
JPH02155012A (ja) メモリ回路の電源供給装置
JPH0436426B2 (ja)
JPS6231372B2 (ja)
KR100474266B1 (ko) 전지의잔량검출방법
JPS59150347A (ja) 電圧監視回路
JPH01195559A (ja) 電気機器のバックアップ記憶装置