JPH0312767B2 - - Google Patents

Info

Publication number
JPH0312767B2
JPH0312767B2 JP60037731A JP3773185A JPH0312767B2 JP H0312767 B2 JPH0312767 B2 JP H0312767B2 JP 60037731 A JP60037731 A JP 60037731A JP 3773185 A JP3773185 A JP 3773185A JP H0312767 B2 JPH0312767 B2 JP H0312767B2
Authority
JP
Japan
Prior art keywords
metal
contact
photoresist
substrate
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60037731A
Other languages
English (en)
Other versions
JPS618955A (ja
Inventor
Kaamin Furederitsukusu Edowaado
Mohan Nanda Madan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS618955A publication Critical patent/JPS618955A/ja
Publication of JPH0312767B2 publication Critical patent/JPH0312767B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は一般的には半導体処理に関し、特に
半導体処理における金属付着技術に関するもので
ある。
〔従来技術〕
一般に、現在のFETデバイスの製造処理にお
いては第１及び第２の金属層を付着するためにフ
オトレジスト層が用いられ、このフオトレジスト
層を現像しあるいはエツチングを行うために使用
されるアルカリ現像液や化学的エツチング剤が接
点用金属を侵食する、ということがしばしば起こ
る。そしてこのため、各金属層間の電気的接続性
が低下したり、電気的な欠陥が生じかねない。さ
らにまた、接点用金属や半導体基板とエツチング
剤との反応により生じた汚染物や空隙により、デ
バイス構造の寿命や信頼性が低下する。これらの
汚染残存物や空隙は金属接点の抵抗の増大をもた
らし、このことはデバイス不良の重大な原因とな
る。
そこで、イオンを打ち込まれ拡散された接点領
域上に障壁用の金属層を付着することによりその
接点領域を防護することが知られている。そし
て、この処理によりその接点領域が後のエツチン
グや他の処理によつて侵食を受けることがなくな
る。すなわち、この処理はイオンを打ち込まれ拡
散された、あるいは埋め込まれた接点に対して保
護を与えるものである。しかし、その処理では、
貫通孔中の金属接点を化学的な侵食から防護する
ことができない。
半導体デバイスに結線を施すための金属接点ま
たは金属結線を付着することに関する共通の課題
は、従来の付着装置がデバイスのウエーハ表面に
対してある傾斜した角度で金属を付着する、とい
うことにある。これの主な原因は、溶解した金属
の源がウエーハの表面に垂直な“視線”に置かれ
ていない、ということにある。それゆえ、接点用
金属とエツチング用の停止膜との間には内在的に
空隙または隙間が存在してしまうのである。
〔発明が解決しようとする問題点〕
この発明の目的は、アルカリ現像液が接点用金
属構造を侵食する、という問題に解決手段を与え
ることにある。
この発明の別の目的は、接点を良好に保つため
に空隙部の形成を低減し、金属接点領域中の化学
的残存物を残留させないような金属接点の形成方
法を提供することにある。
〔問題点を解決するための手段〕
半導体基板上に金属を付着するためのフオトレ
ジスト・リフトオフ・プロセスにおいて、金属付
着ステツプの前に、エツチングされた貫通孔に保
護膜が付着される。これにより、そのあとのステ
ツプで接点用貫通孔中に付着される金属の基板と
側面とに生じ得べき、汚染物や化学的残留物の溜
るおそれのある空隙部の形成が防止される。厚さ
100〜300オングストロームであるこの保護層は、
デバイス構造の永久的な部分としてそのまま残さ
れる。
〔実施例〕 この発明の好ましい実施例においては、半導体
基板またはイオンを打ち込んだ接点上に金属を付
着するためにフオトレジスト・リフトオフ処理が
行なわれるものとして説明が行なわれる。次に、
金属付着ステツプに先立つて、貫通孔上に保護膜
が形成される。これにより、そのあとのステツプ
で接点用貫通孔中に付着される金属の基体と側面
とに生じ得べき、汚染物や化学的残留物の溜るお
それのある空隙部の形成が防止される。厚さ100
〜300オングストロームである保護膜は、デバイ
ス構造の永久的な部分としてそのまま残される。
従来の方法では、アルカリ現像液によつて接点用
金属が侵食される。このことは、第１図〜第３図
により説明される。
従来技術の図式的な説明 第１図において、現像液１０はフオトレジスト
１２に作用しつつ、進行し、これによりあとで金
属結線を付着することになる構造が形成される。
しかしまだ、第１図の段階では現像液１０が前に
基板上に付着した接点用金属１４あるいはイオン
を打ち込まれた拡散領域１６と接触するには至つ
ていない。次に、第２図では現像が進み、現像液
１０によりあとで接点用金属１４に接続をはかる
べきフオトレジスト１２の箇所が完全に除去され
ているのが見てとれよう。このとき現像液１０は
接点用金属１４の基部のみならず貫通孔１８の側
壁とも接触している。
第３図においては、現像液１０が実際に、前に
付着された接点用金属１４の物理的構造を侵食
し、これにより空隙１９ができていることが見て
とれよう。図から分かるように、侵食された接点
用金属１４は断面積が減少し、このことは接点用
金属１４の単位長さに対する抵抗値を増大させ
る。さらにまた、これにより、アルカリ現像液１
０または他の化学剤による反応残留物が空隙１９
に溜る、という問題が喚起される。そして、それ
によりデバイスが汚染するのみならず、でき上が
つたデバイスの信頼性と寿命とが低下することに
もなる。
本願発明の実施例の図式的説明 本願発明の実施例に係る方法は第４図〜第９図
に基づき説明される。先ず第４図において、接点
形成用フオトレジスト層３０には、フオトレジス
ト用現像液３４によつて絶縁層３６上に貫通孔３
２が形成されている。次に絶縁層３６の適当な部
分は、第５図に示すように、基板３８に達するま
で湿式または乾式によりエツチングされる。そし
てこの時点で、必要なら、半導体基板３８に拡散
領域３７を形成するためのイオン打ち込みが行わ
れる。
次に第６図を参照すると、本発明に基づきフラ
ツシユ蒸着工程が行なわれる。このとき、厚さ
100〜300オングストロームの、例えばシリコンの
保護膜がエツチングされた壁面３２にフラツシユ
蒸着される。この工程は、あとで接点用金属を付
着すべき壁面３２をフオトレジスト用アルカリ現
像液または他の化学的エツチング剤の侵食から防
護するためのものである。
そのあと、第７図に示すように、蒸着またはス
パツタリングによつてすべての露出面上に接点用
金属４２が被覆付着される。次に第８図では、第
７図における不要な接点用金属４４がリフトオフ
され、一方、エツチングされた領域３２中のシリ
コン基板、またはイオン打ち込み拡散領域３７上
の所望の接点用金属４２は除去されないで残され
る。尚、このとき、接点用金属と貫通孔の間の境
界上にさらに別の膜を付着し、以てデバイスの空
隙部を完全に塞ぐことによりフラツシユ蒸着膜４
０の保護を強化することもできる。
次に第９図に示すように、金属結線用フオトレ
ジスト４４が塗布され露光され現像されて、前に
付着された接点用金属４２が露出される。
結線用金属を付着する処理ステツプを実行する
ための記載は、例えば米国特許第4377633号、同
第4076575号、同第3985597号及び同第3873361号
になされている。これらは本願出願人の所有に係
るものである。
さて、第２図を再び参照すると、接点用金属１
４の側壁が現像液により侵食され、接点用金属１
４の水平方向の断面積が減少するため、接点用金
属１４と拡散領域１６または、後で付着される結
線用金属との電気的接触抵抗が増大してしまう。
一方、本発明によれば、第８図に示すように、保
護膜としてのフラツシユ蒸着膜４０の存在により
接点用金属４２の側壁が侵食されることがないか
ら、接点用金属４２との接触抵抗は低い値に維持
されることになる。このことは、フオトレジスト
現像液の侵食によつて接点用金属が相当に高い接
触抵抗になつてしまうようなサブミクロン結線構
造をもつデバイスにおいて特に重要である。
この発明の長所の一つとして、接点用金属がウ
エーハの上面との傾斜角方向から付着されても、
接点用金属とエツチングされた絶縁体の側壁との
間に空隙が生じない、ということがある。
尚、上記の実施例では保護膜４０としてシリコ
ンを使用しているけれども、チタン、ゲルマニウ
ム、シリコン窒化物、珪酸モリブデン、珪酸タン
グステンなどを保護膜として使用することもでき
る。これらの物質は化学物質の侵食に対して抵抗
性を有するとともに、周知の方法で付着できるが
ゆえに好適である。
さらに、上記実施例では半導体基板３８がシリ
コンであるけれども、ガリウム砒素やインジウム
燐などの別の基板物質を用いてもよい。
また、上記実施例では接点用金属４２の好適な
物質はアルミニウムであるけれども、モリブデ
ン、チタン、タングステン及びこれらの組み合わ
せを接点用金属として使用してもよい。
さらに、上記実施例において使用される好適な
フオトレジスト３０はポジ型のフオトレジストで
ある。しかし、電子ビーム用フオトレジスト、ネ
ガ型フオトレジスト、及び乾式または湿式現像さ
れるフオトレジスト等が使用可能である。
〔発明の効果〕
以上のように、この発明によれば、フオトレジ
ストに形成した貫通孔に接点用金属を付着する前
に、予め保護膜を付着するようにしたので、貫通
孔と接点用金属の間の隙間が保護膜によつて閉塞
されるから、後の化学的溶剤を用いた工程で接点
用金属側面が侵食されたり、その側面と貫通孔の
間に化学的残留物が溜つたりすることがなくな
り、以てデバイスの接点用金属の接触抵抗を低く
抑えることができるとともに、デバイスの信頼性
及び寿命を高めることができるという効果があ
る。
【図面の簡単な説明】
第１図〜第３図は、従来の金属線付着構造にお
ける欠点を説明するための図、第４図〜第９図は
本発明に係る各処理ステツプを順次示す図式的説
明図である。 ３０，３２……フオトレジスト、３４……現像
液、３６……絶縁層、３７……拡散領域、３８…
…基板、４０……フラツシユ蒸着膜（保護層）、
４２……接点用金属。

Claims (1)

  1. 【特許請求の範囲】 １ 基板に金属構造を付着するための、リフトオ
    フを使用する方法であつて、 (a) 表面に絶縁層が形成された基板を用意する工
    程と、 (b) 上記絶縁層上に、フオトレジスト層を付着す
    る工程と、 (c) 上記フオトレジスト層と上記絶縁層に、上記
    フオトレジスト層及び上記絶縁層を貫通して上
    記基板表面に達する側壁をもつ貫通孔を形成す
    る段階と、 (d) 上記フオトレジストを除去するための化学的
    エツチング剤に対して抵抗性を有する半導体材
    料を、少なくとも上記貫通孔によつて露出され
    た基板表面及び上記貫通孔の側壁全体にフラツ
    シユ蒸着する工程と、 (e) 上記基板表面上にフラツシユ蒸着された上記
    半導体材料の層と、上記絶縁層の側壁上にフラ
    ツシユ蒸着された上記半導体材料の層に隙間な
    く接触するように接点金属を付着する工程と、 (f) 上記フオトレジストを除去し上記フオトレジ
    スト上の上記接点金属をリフトオフするよう
    に、上記化学的エツチング剤を適用する工程を
    有する、 半導体デバイスにおける金属接点の形成方法。
JP60037731A 1984-06-22 1985-02-28 半導体デバイスにおける金属接点の形成方法 Granted JPS618955A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US623656 1984-06-22
US06/623,656 US4640738A (en) 1984-06-22 1984-06-22 Semiconductor contact protection

Publications (2)

Publication Number Publication Date
JPS618955A JPS618955A (ja) 1986-01-16
JPH0312767B2 true JPH0312767B2 (ja) 1991-02-21

Family

ID=24498919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60037731A Granted JPS618955A (ja) 1984-06-22 1985-02-28 半導体デバイスにおける金属接点の形成方法

Country Status (4)

Country Link
US (1) US4640738A (ja)
EP (1) EP0165513B1 (ja)
JP (1) JPS618955A (ja)
DE (1) DE3583544D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687541A (en) * 1986-09-22 1987-08-18 Rockwell International Corporation Dual deposition single level lift-off process
JPS63124446A (ja) * 1986-11-06 1988-05-27 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 接続孔形成方法
US5238435A (en) * 1987-06-10 1993-08-24 U.S. Philips Corporation Liquid crystal display device and method of manufacturing such a display device
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
US4956304A (en) * 1988-04-07 1990-09-11 Santa Barbara Research Center Buried junction infrared photodetector process
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
US4981816A (en) * 1988-10-27 1991-01-01 General Electric Company MO/TI Contact to silicon
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
JPH03150874A (ja) * 1989-11-07 1991-06-27 Nec Corp 半導体装置
JPH03156930A (ja) * 1989-11-15 1991-07-04 Sanyo Electric Co Ltd 半導体装置
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US6130482A (en) * 1995-09-26 2000-10-10 Fujitsu Limited Semiconductor device and method for fabricating the same
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
KR100770541B1 (ko) * 2005-12-29 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
TWI339444B (en) * 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
DE102013104953B4 (de) * 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS5915174B2 (ja) * 1976-07-26 1984-04-07 日本電信電話株式会社 フオトマスクの製造方法
JPS5475275A (en) * 1977-11-29 1979-06-15 Fujitsu Ltd Manufacture of semiconductor device
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
US4377633A (en) * 1981-08-24 1983-03-22 International Business Machines Corporation Methods of simultaneous contact and metal lithography patterning
US4514751A (en) * 1982-12-23 1985-04-30 International Business Machines Corporation Compressively stresses titanium metallurgy for contacting passivated semiconductor devices

Also Published As

Publication number Publication date
US4640738A (en) 1987-02-03
EP0165513A3 (en) 1987-05-13
EP0165513B1 (en) 1991-07-24
EP0165513A2 (en) 1985-12-27
DE3583544D1 (de) 1991-08-29
JPS618955A (ja) 1986-01-16

Similar Documents

Publication Publication Date Title
JPH0312767B2 (ja)
US4035276A (en) Making coplanar layers of thin films
US5882999A (en) Process for metallization of an insulation layer
US5650356A (en) Method for reducing corrosion in openings on a semiconductor wafer
EP0523856A2 (en) Method of via formation for multilevel interconnect integrated circuits
JPH05206061A (ja) 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法
US4631248A (en) Method for forming an electrical contact in an integrated circuit
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US6372616B1 (en) Method of manufacturing an electrical interconnection of a semiconductor device using an erosion protecting plug in a contact hole of interlayer dielectric layer
JPH05267209A (ja) 集積回路におけるコンタクトビア製造方法
JPH10326830A (ja) 半導体装置の製造方法
JPH0677178A (ja) 半導体装置の製造方法
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
JP4559565B2 (ja) 金属配線の形成方法
JP2842405B2 (ja) 半導体装置の製造方法
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100202664B1 (ko) 금속배선 형성방법
KR100291189B1 (ko) 반도체 장치 제조 방법
US20050186780A1 (en) Method for reducing defects after a metal etching in semiconductor devices
JPH0864580A (ja) 半導体装置の製造方法
JPH11145282A (ja) エッチング方法
KR100568098B1 (ko) 금속 패턴 형성 방법
JP2770398B2 (ja) コンタクトホールの形成方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법