JPS618955A - 半導体デバイスにおける金属接点の形成方法 - Google Patents

半導体デバイスにおける金属接点の形成方法

Info

Publication number
JPS618955A
JPS618955A JP60037731A JP3773185A JPS618955A JP S618955 A JPS618955 A JP S618955A JP 60037731 A JP60037731 A JP 60037731A JP 3773185 A JP3773185 A JP 3773185A JP S618955 A JPS618955 A JP S618955A
Authority
JP
Japan
Prior art keywords
metal
contact
semiconductor device
photoresist
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60037731A
Other languages
English (en)
Other versions
JPH0312767B2 (ja
Inventor
エドワード・カーミン・フレデリツクス
マダン・モハン・ナンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS618955A publication Critical patent/JPS618955A/ja
Publication of JPH0312767B2 publication Critical patent/JPH0312767B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は一般的には半導体処理に関し、特に半導体処
理における金属付着技術に関するものである。
〔従来技術〕
一般に、現在のＦＥＴデバイスの製造処理においては第
１及び第２の金属層を付着するためにフォトレジスト層
が用いられ、このフォトレジスト層を現像しあるいはエ
ツチングを行うために使用されるアルカリ現像液や化学
的エツチング剤が接点用金属を侵食する、ということが
しばしば起こる。そしてこのため、各金属層間の電気的
接続性が低下したり、電気的な欠陥が生じかねない。さ
らにまた、接点用金属や半導体基板とエツチング剤との
反応により生じた汚染物や空隙により、デバイス構造の
寿命や信頼性が低下する。これらの汚染残存物や空隙は
金属接点の抵抗の増大をもたらし、このことはデバイス
不良の重大な原因となる。
そこで、イオンを打ち込まれ拡散された接点領域上に障
壁用の金属層を付着することによりその接点領域を防護
することが知られている。そして、この処理によりその
接点領域が後のエツチングや他の処理によって侵食を受
けることがなくなる。
すなわち、この処理はイオンを打ち込まれ拡散された、
あるいは埋め込まれた接点に対して保護を与えるもので
ある。しかし、その処理では１貫通孔中の金属接点を化
学的な侵食から防護することができない。
半導体デバイスに結線を施すための金属接点または金属
結線を付着することに関する共通の課題は、従来の付着
装置がデバイスのウェーハ表面に対しである傾斜した角
度で金属を付着する。ということにある。これの主な原
因は、溶解した金属の源がウェーハの表面に垂直な“視
線′″に置かれていない、ということにある。それゆえ
、接点用金ｔ　　　　　　属とエツチング用の停止膜と
の間には内在的に空隙または隙間が存在してしまうので
ある。
〔発明が解決しようとする問題点〕 この発明の目的は、アルカリ現像液が接点用金属構造を
侵食する、という問題に解決手段を与えることにある。
この発明の別の目的は、接点を良好に保つために空隙部
の形成を低減し、金属接点領域中の化学的残存物を残留
させないような金属接点°の形成方法を提供することに
ある。
〔問題点を解決するための手段〕
半導体基板上に金属を付着するためのフォトレジスト・
リフトオフ・プロセスにおいて、金属付着ステップの前
に、エツチングされた貫通孔に保護膜が付着される。こ
れにより、そのあとのステップで接点用貫通孔中に付着
される金属の基板と側面としこ生じ得べき、汚染物や化
学的残留物の溜るおそれのある空隙部の形成が防止され
る。厚さ１００〜３００オングストロームであるこの保
護層は、デバイス構造の永久的な部分としてそのまま残
される。　　　　　　　　　　　　　　　　　　　　　
　　　禾〔実施例〕 この発明の好ましい実施例においては、￥導体基板また
はイオンを打ち込んだ接点上に金属を付着するためにフ
ォトレジスト・リフトオフ処理が行なわれるものとして
説明が行なわれる。次に、金属付着ステップに先立って
、貫通孔上に保護膜が形成される。これにより、そのあ
とのステップで接点用貫通孔中に付着される金属の基体
と側面とに生じ得べき、汚染物や化学的残留物の溜るお
それのある空隙部の形成が防止される。厚さ１００〜３
００オングストロームである保護膜は、デバイス構造の
永久的な部分としてそのまま残される。　従来の方法で
は、アルカリ現像液によって接点用金属が侵食される。
このことは、第１図〜第３図により説明される。
従来　　の図式的な説日 第１図において、現像液１０はフォトレジスト１２に作
用しつつ、進行し、これによりあとで金属結線を付着す
ることになる構造が形成される。
しかしまだ、第１図の段階では現像液１０が前に基板上
に付着した接点用金属１４あるいはイオンを打ち込まれ
た拡散領域１６と接触するには至つていない。次に、第
２図では現像が進み゛、現像液１０によりあとで接点用
金属１４に接続をはかるべきフォトレジスト１２の箇所
が完全に除去されているのが児てとれよう。このとき現
像液１０は接点用金属１４の基部のみならず貫通孔１８
の側壁とも接触している。
第３図においては、現像液１０が実際に、前に付着され
た接点用金属１４の物理的構造を侵食し、これにより空
隙１９ができていることが見てとれよう。図から分かる
ように、侵食された接点用金属１４は断面積が減少し、
このことは接点用金属１４の単位長さに対する抵抗値を
増大させる。さらにまた、これにより、アルカリ現像液
１０または他の化学剤による反応残留物が空隙１９に溜
る、という問題が喚起される。そして、それによりデバ
イスが汚染するのみならず、でき上がったデバイスの信
頼性と寿命とが低下することにもなる。
Ｉの　　　の　式的　１ 本願発明の実施例に係る方法は第４図〜第９図に基づき
説明される。先ず第４図において、接点形成用フォトレ
ジスト層３０には、フォトレジスト用現像液３４によっ
て絶縁層３６上に貫通孔３２が形成されている。次に絶
縁層３６の適当な部分は、第５図に示すように、基板３
８に達するまで湿式または乾式によりエツチングされる
。そしてこの時点で、必要なら、半導体基板３８に拡散
領域３７を形成するためのイオン打ち込みが行われる。
次に第６図を参照すると、本発明に基づきフラッシュ蒸
着工程が行なわれる。このとき、厚さ１００〜３００オ
ングストロームの、例えばシリコンの保護膜がエツチン
グされた壁面３２にフランシュ蒸着される。この工程は
、あとで接点用金属を付着すべき壁面３２をフォトレジ
スト用アルカリ現像液または他の化学的エツチング剤の
侵食から防護するためのものである。
そのあと、第７図に示すように、蒸着またはスパッタリ
ングによってすべての露出面上に接点用金属４２が被覆
付着される。次に第８図では、第７図における不要な接
点用金属４４がリフトオフされ、一方、エツチングされ
た領域３２中のシリコン基板、またはイオン打ち込み拡
散領域３７上の所望の接点用金属４２は除去されないで
残される。尚、このとき、接点用金属と貫通孔の間の境
界上にさらに別の膜を付着し、以てデバイスの空隙部を
完全に塞ぐことによりフラッシュ蒸着膜４０の保護を強
化することもできる。
次に第９図に示すように、金属結線用フォトレジスト４
４が塗布され露光され現像されて、前に付着された接点
用金属４２が露出される。
結線用金属を付着する処理ステップを実行するための記
載は、例えば米国特許第４３７７６３３号、同第４０７
６５７５号、同第３９８５５９７号及び同第３８７３３
６１号になされている。これらは本願出願人の所有に係
るものである。
さて、第２図を再び参照すると、接点用金属１４の側壁
が現像液により侵食され、接点用金属１４″水平方″′
。断“積７゛減少１′″６′″９・接点用金　　　　　
　′１１属１４と拡散領域１６または、後で付着される
結線用金属との電気的接触抵抗が増大してしまう。
一方、本発明によれば、第８図に示すように、保護膜と
してのフラッシュ蒸着膜４０の存在により接点用金属４
２の側壁が侵食されることがないから、接点用金属４２
との接触抵抗は低い値に維持されることになる。このこ
とは、フォトレジスト現像液の侵食によって接点用金属
が相当に高い接触抵抗になってしまうようなサブミクロ
ン結線構造をもつデバイスにおいて特に重要である。
この発明の長所の一つとして、接点用金属がウェーハの
上面との傾斜角方向から付着されても。
接点用金属とエツチングされた絶縁体の側壁との間に空
隙が生じない、ということがある。
尚、上記の実施例では保護膜４０としてシリコンを使用
しているけれども、チタン、ゲルマニウム、シリコン窒
化物、珪酸モリブデン、珪酸タングステンなどを保護膜
として使用することもできる。これらの物質は化学物質
の侵食に対して抵抗性を有するとともに、周知の方法で
付着できるがゆえに好適である。
さらに、上記実施例では半導体基板３８がシリコンであ
るけれども、ガリウム砒素やインジウム燐などの別の基
板物質を用いてもよい。
また、上記実施例では接点用金属４２の好適な物質はア
ルミニウムであるけれども、モリブデン、チタン、タン
グステン及びこれらの組み合わせを接点用金属として使
用してもよい。
さらに、上記実施例において使用される好適なフォトレ
ジスト３０はポジ型のフォトレジストである。しかし、
電子ビーム用フォトレジスト、ネガ型フォトレジスト、
及び乾式または湿式現像されるフォトレジスト等が使用
可能である。
〔発明の効果〕
以上のように、この発明によれば、フォトレジスト↓こ
形成した貫通孔に接点用金属を付着する前に、予め保護
膜を付着するようにしたので、貫通孔と接点用金属の間
の隙間が保護膜によって閉塞されるから、後の化学的溶
剤を用いた工程で接点用金属側面が侵食されたり、その
側面と貫通孔の間に化学的残留物が溜ったりすることが
なくなり、以てデバイスの接点用金属の接触抵抗を低く
抑えることができるとともに、デバイスの信頼性及び寿
命を高めることができるという効果がある。
【図面の簡単な説明】
第１図〜第３図は、従来の金属線付着構造における欠点
を説明するための図、 第４図〜第９図は本発明に係る各処理ステップを順次示
す図式的説明図である。 ３０．３２・・・・フォトレジスト、３４・・・・現像
液、３６・・・・絶縁層、３７・・・・拡散領域、３８
・・・・基板、４０・・・・フラッシュ蒸着膜（保護層
）、４２・・・・接点用金属。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション ｌ　　　　　　代理人　弁理士　　岡　　１）　次　　
生（外１名） 第１図 □　　　第２図 第８図　　　　　・ 第４図　　　　　・ フラッシュ蒸着膜 第６図　　　　　　　　　　　墨 ブラツレ４着瞑 ムｎ ｊｌＥ８図 フォトレジ′スト ア １Ｉ９図 千

Claims (3)

    【特許請求の範囲】
  1. （１）所定の化学物質を用いてエッチングを行う工程を
    含む半導体デバイスの製造方法において、半導体基板上
    に配置された第１の層に貫通孔を形成し、 少くとも上記貫通孔の側面に、上記化学物質の侵食に対
    して抵抗性をもつ第２の層を付着し、上記貫通孔内の半
    導体基板上に接点用金属を付着する工程を含む半導体デ
    バイスにおける金属接点の形成方法。
  2. （２）上記第２の層がシリコンである特許請求の範囲第
    （１）項に記載の半導体デバイスにおける金属接点の形
    成方法。
  3. （３）上記第２の層がフラッシュ蒸着によつて付着され
    る特許請求の範囲第（２）項に記載の半導体デバイスに
    おける金属接点の形成方法。
JP60037731A 1984-06-22 1985-02-28 半導体デバイスにおける金属接点の形成方法 Granted JPS618955A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US623656 1984-06-22
US06/623,656 US4640738A (en) 1984-06-22 1984-06-22 Semiconductor contact protection

Publications (2)

Publication Number Publication Date
JPS618955A true JPS618955A (ja) 1986-01-16
JPH0312767B2 JPH0312767B2 (ja) 1991-02-21

Family

ID=24498919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60037731A Granted JPS618955A (ja) 1984-06-22 1985-02-28 半導体デバイスにおける金属接点の形成方法

Country Status (4)

Country Link
US (1) US4640738A (ja)
EP (1) EP0165513B1 (ja)
JP (1) JPS618955A (ja)
DE (1) DE3583544D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150874A (ja) * 1989-11-07 1991-06-27 Nec Corp 半導体装置
JPH03156930A (ja) * 1989-11-15 1991-07-04 Sanyo Electric Co Ltd 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687541A (en) * 1986-09-22 1987-08-18 Rockwell International Corporation Dual deposition single level lift-off process
JPS63124446A (ja) * 1986-11-06 1988-05-27 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 接続孔形成方法
US5238435A (en) * 1987-06-10 1993-08-24 U.S. Philips Corporation Liquid crystal display device and method of manufacturing such a display device
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
US4956304A (en) * 1988-04-07 1990-09-11 Santa Barbara Research Center Buried junction infrared photodetector process
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
US4981816A (en) * 1988-10-27 1991-01-01 General Electric Company MO/TI Contact to silicon
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US6130482A (en) * 1995-09-26 2000-10-10 Fujitsu Limited Semiconductor device and method for fabricating the same
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
KR100770541B1 (ko) * 2005-12-29 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
TWI339444B (en) * 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
DE102013104953B4 (de) * 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475275A (en) * 1977-11-29 1979-06-15 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS5915174B2 (ja) * 1976-07-26 1984-04-07 日本電信電話株式会社 フオトマスクの製造方法
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
US4377633A (en) * 1981-08-24 1983-03-22 International Business Machines Corporation Methods of simultaneous contact and metal lithography patterning
US4514751A (en) * 1982-12-23 1985-04-30 International Business Machines Corporation Compressively stresses titanium metallurgy for contacting passivated semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475275A (en) * 1977-11-29 1979-06-15 Fujitsu Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150874A (ja) * 1989-11-07 1991-06-27 Nec Corp 半導体装置
JPH03156930A (ja) * 1989-11-15 1991-07-04 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0312767B2 (ja) 1991-02-21
US4640738A (en) 1987-02-03
EP0165513A3 (en) 1987-05-13
EP0165513B1 (en) 1991-07-24
EP0165513A2 (en) 1985-12-27
DE3583544D1 (de) 1991-08-29

Similar Documents

Publication Publication Date Title
JPS618955A (ja) 半導体デバイスにおける金属接点の形成方法
US5453401A (en) Method for reducing corrosion of a metal surface containing at least aluminum and copper
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JPH05206061A (ja) 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法
US4029562A (en) Forming feedthrough connections for multi-level interconnections metallurgy systems
US4631806A (en) Method of producing integrated circuit structures
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
TWI227046B (en) Process of metal interconnects
JPH10326830A (ja) 半導体装置の製造方法
US5538921A (en) Integrated circuit fabrication
US4873565A (en) Method and apparatus for providing interconnection between metallization layers on semiconductor devices
US5641382A (en) Method to remove residue of metal etch
KR100382544B1 (ko) 반도체 소자의 배선 형성 방법
US4963510A (en) Method and apparatus for providing interconnection between metallization layers on semiconductors devices
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
JPH0613346A (ja) 半導体装置の製造方法
DE102004063264B4 (de) Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur
KR0172254B1 (ko) 반도체 소자의 금속배선 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
JP2808591B2 (ja) 半導体装置
KR0137980B1 (ko) 텅스텐 플러그 제조방법
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
KR0145419B1 (ko) 장벽 금속 접촉구조의 형성방법
JPS6127898B2 (ja)
JPH10154694A (ja) 半導体集積回路装置およびその製造方法