JPH03127848A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03127848A JPH03127848A JP26764389A JP26764389A JPH03127848A JP H03127848 A JPH03127848 A JP H03127848A JP 26764389 A JP26764389 A JP 26764389A JP 26764389 A JP26764389 A JP 26764389A JP H03127848 A JPH03127848 A JP H03127848A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- semiconductor chip
- chip
- pad
- field region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に利用され、特に、半導体チップ内
に設けるチエツクパターンを改善した半導体装置に関す
る。
に設けるチエツクパターンを改善した半導体装置に関す
る。
本発明は、チップ周辺に設けられたフィールド領域を有
する半導体チップを備えた半導体装置において、 前記フィールド領域内に少なくとも一つの膜厚測定用パ
ッドを設けることにより、 製造工程中における膜厚管理が正確に行われるようにし
たものである。
する半導体チップを備えた半導体装置において、 前記フィールド領域内に少なくとも一つの膜厚測定用パ
ッドを設けることにより、 製造工程中における膜厚管理が正確に行われるようにし
たものである。
従来、半導体チップ内のチエツクパターンには、半導体
の各層の膜厚を順次測定するパターンは入っておらず、
膜厚測定は堆積する際いっしょに入れられたりファレン
スウェーハで行われていた。
の各層の膜厚を順次測定するパターンは入っておらず、
膜厚測定は堆積する際いっしょに入れられたりファレン
スウェーハで行われていた。
前述した従来の半導体装置における半導体チップには、
各層の膜厚を堆積するたびに順次一定の箇所を測定する
べきパターンが入っていなかったため、最近の微細化の
進展の中で、リファレンスウェーハと実チップ上との膜
堆積の状況がローディング効果等の影響で、異なってく
ることにより、実チップの膜厚モニタができず、正確な
膜厚管理ができない欠点がある。
各層の膜厚を堆積するたびに順次一定の箇所を測定する
べきパターンが入っていなかったため、最近の微細化の
進展の中で、リファレンスウェーハと実チップ上との膜
堆積の状況がローディング効果等の影響で、異なってく
ることにより、実チップの膜厚モニタができず、正確な
膜厚管理ができない欠点がある。
本発明の目的は、前記の欠点を除去することにより、実
チップの膜厚管理が正確にできる半導体チップを有する
半導体装置を提供することにある。
チップの膜厚管理が正確にできる半導体チップを有する
半導体装置を提供することにある。
本発明は、チップ周辺に設けられたフィールド領域を有
する半導体チップを備えた半導体装置において、前記フ
ィールド領域内に設けられた少なくとも一つの膜厚測定
用パッドを有することを特徴とする。
する半導体チップを備えた半導体装置において、前記フ
ィールド領域内に設けられた少なくとも一つの膜厚測定
用パッドを有することを特徴とする。
なお、前記膜厚測定用パッドは、フィールド領域の内で
半導体チップの製造工程上で堆積されるべき膜はすべて
成長される位置に設けられ、かつ、その大きさは測定上
よりｌＯミクロン角以上であり、必要により複数個設け
られることが好ましい。
半導体チップの製造工程上で堆積されるべき膜はすべて
成長される位置に設けられ、かつ、その大きさは測定上
よりｌＯミクロン角以上であり、必要により複数個設け
られることが好ましい。
膜厚測定用パッドを用いて、個別の実チップごとに、半
導体チップ製造工程上堆積されるすべての膜について、
膜厚測定が可能となり、正確な膜厚管理を行うことがで
きるようになる。
導体チップ製造工程上堆積されるすべての膜について、
膜厚測定が可能となり、正確な膜厚管理を行うことがで
きるようになる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の半導体チップを示す上面図
である。半導体チップ４は、チップ周辺に設けられたフ
ィールド領域１と、その内側に設けられた活性領域２と
を有し、さらに、本発明の特徴とするところの、フィー
ルド領域１内に設けられた膜厚測定用パッド３を有して
いる。そして、この膜厚測定用パッド３部分には、半導
体チップ４製造工程中で堆積されるべき膜はすべて成長
されるように設けられ、またその大きさは膜厚測定機の
測定スポットの直径が数ミクロンであるため、１０ミク
ロン角に設定される。
である。半導体チップ４は、チップ周辺に設けられたフ
ィールド領域１と、その内側に設けられた活性領域２と
を有し、さらに、本発明の特徴とするところの、フィー
ルド領域１内に設けられた膜厚測定用パッド３を有して
いる。そして、この膜厚測定用パッド３部分には、半導
体チップ４製造工程中で堆積されるべき膜はすべて成長
されるように設けられ、またその大きさは膜厚測定機の
測定スポットの直径が数ミクロンであるため、１０ミク
ロン角に設定される。
第２図は本発明の第二実施例の半導体チップの上面図で
ある。本第二実施例は、第１図の第一実施例の半導体チ
ップ４において、膜厚測定用パッド３を、フィールド領
域１の各辺に一つずつ計４個設けたものである。
ある。本第二実施例は、第１図の第一実施例の半導体チ
ップ４において、膜厚測定用パッド３を、フィールド領
域１の各辺に一つずつ計４個設けたものである。
本第二実施例によると、膜厚を４箇所で測定し、それを
平均することにより、さらに正確な膜厚管理が可能にな
る。
平均することにより、さらに正確な膜厚管理が可能にな
る。
以上説明したように、本発明は、半導体チップのフィー
ルド領域上に膜厚測定用パッドを設け、膜が堆積される
たびにそのパッド上の膜厚を測定することにより、実チ
ップ上の膜厚の管理が可能となり、さらに、一定の箇所
を測定することができるので、各層の膜厚の相対関係が
正確に把握できるため、チップのできあがり状態がより
正確にわかり、正しい膜厚管理ができる効果がある。
ルド領域上に膜厚測定用パッドを設け、膜が堆積される
たびにそのパッド上の膜厚を測定することにより、実チ
ップ上の膜厚の管理が可能となり、さらに、一定の箇所
を測定することができるので、各層の膜厚の相対関係が
正確に把握できるため、チップのできあがり状態がより
正確にわかり、正しい膜厚管理ができる効果がある。
第１図は本発明の第一実施例の半導体チップの上面図。
第２図は本発明の第二実施例の半導体チップの上面図。
１・・・フィールド領域、２・・・活性領域、３・・・
膜厚測定用パッド、４・・・半導体チップ。
膜厚測定用パッド、４・・・半導体チップ。
Claims (1)
- 【特許請求の範囲】 １、チップ周辺に設けられたフィールド領域を有する半
導体チップを備えた半導体装置において、前記フィール
ド領域内に設けられた少なくとも一つの膜厚測定用パッ
ドを有する ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26764389A JPH03127848A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26764389A JPH03127848A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03127848A true JPH03127848A (ja) | 1991-05-30 |
Family
ID=17447526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26764389A Pending JPH03127848A (ja) | 1989-10-12 | 1989-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03127848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007255698A (ja) * | 2006-02-24 | 2007-10-04 | Nok Corp | トーショナルダンパ |
-
1989
- 1989-10-12 JP JP26764389A patent/JPH03127848A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007255698A (ja) * | 2006-02-24 | 2007-10-04 | Nok Corp | トーショナルダンパ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423127A (en) | Method of manufacturing a semiconductor device | |
| US5637186A (en) | Method and monitor testsite pattern for measuring critical dimension openings | |
| JPH0442944A (ja) | 半導体装置 | |
| US20190214319A1 (en) | In-situ calibration structures and methods of use in semiconductor processing | |
| JPH0239520A (ja) | レジスト膜厚の測定方法 | |
| KR0179148B1 (ko) | 정렬도 측정용 오버레이 패턴구조 | |
| KR100548723B1 (ko) | 막 두께 측정용 패턴이 형성된 반도체 웨이퍼 및 이를이용한 웨이퍼의 막 두께 측정방법 | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| JPS5923422Y2 (ja) | 半導体素子形成ウエ−ハ | |
| JPH01227450A (ja) | ウエハプローバ | |
| JPH04152634A (ja) | 半導体集積回路装置 | |
| JPH03159253A (ja) | 半導体装置 | |
| JPS62149149A (ja) | 半導体装置 | |
| JPS6254433A (ja) | 半導体基板の検査方法 | |
| CN105929640A (zh) | 一种自动测量厚度的led芯片光刻机 | |
| US20030068835A1 (en) | Test wafer and method for producing the test wafer | |
| JPS59188916A (ja) | 偏向歪補正方法 | |
| JPH0463458A (ja) | ダイシング装置 | |
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| JPS6030099B2 (ja) | エッチング傾度判定方法 | |
| JPH03266449A (ja) | 機能評価用基板 | |
| JPS61219154A (ja) | 半導体装置 | |
| KR19990000828A (ko) | 웨이퍼 계측 시스템 | |
| JPH03116850A (ja) | 半導体装置 | |
| JPS5843901B2 (ja) | メツキ厚測定方法 |