JPS62149149A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62149149A JPS62149149A JP29112985A JP29112985A JPS62149149A JP S62149149 A JPS62149149 A JP S62149149A JP 29112985 A JP29112985 A JP 29112985A JP 29112985 A JP29112985 A JP 29112985A JP S62149149 A JPS62149149 A JP S62149149A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- width
- patterns
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に製造工程におけるパタ
ーン形成時のパターン幅測定の為のプロセスモニターパ
ターンニ関スル。
ーン形成時のパターン幅測定の為のプロセスモニターパ
ターンニ関スル。
従来、この種のモニターパターンとしては素子内のパタ
ーンの中から測定に適当と思われるものを選んでパター
ン幅測定を行っていた。
ーンの中から測定に適当と思われるものを選んでパター
ン幅測定を行っていた。
上述した従来の測定方法では、素子内のパターンにて測
定會行うので、 １）半導体装置の品種によって素子内パターンが異なる
ので自動線巾測定ができない。
定會行うので、 １）半導体装置の品種によって素子内パターンが異なる
ので自動線巾測定ができない。
２）素子内はパターンが混んでいる為、目的のパターン
以外のパターンを測定してしまう可能性がある。
以外のパターンを測定してしまう可能性がある。
等の欠点がある。
本発明の半導体装置は素子周辺部の最低１００μｍ四方
の領域に、最低２本の直線パターンを有している。
の領域に、最低２本の直線パターンを有している。
次に本発明について図面を参照して説明する。
第１図は本発明による測定用パターンの一実施例である
。１は２本の直線パターンであり、２は最低１００μｍ
四方の領域を示す。この領域内には前記直線パターン以
外のパターンが存在してはならない。
。１は２本の直線パターンであり、２は最低１００μｍ
四方の領域を示す。この領域内には前記直線パターン以
外のパターンが存在してはならない。
第２図は半導体装置のｊｌｉ略図であり、４．は素子領
域を示し、５は素子周辺部の領域を示す。本発明による
測定パターンは５の領域に形成される。
域を示し、５は素子周辺部の領域を示す。本発明による
測定パターンは５の領域に形成される。
〔発明の効果Ｊ
以上説明したように本発明は、パターン幅測定の為のパ
ターンを半導体装置の素子周辺部の最低１００μｍ四方
の領域内に持たせることによって、パターン幅の自動測
定を可能にする効果がある。
ターンを半導体装置の素子周辺部の最低１００μｍ四方
の領域内に持たせることによって、パターン幅の自動測
定を可能にする効果がある。
第１図は本発明による測定用パターンの平面図、第２図
は第１図のパターンの形成する半導体装置の概略図であ
る。 １・・・・・・測定用の直線パターン、２．・・・・・
・１．のパターン以外のパターンが存在してはならない
領域、３、・・・・・・半導体装置、４・・・・・・半
導体装置の素子領域、５、・・・・・・素子周辺部。 代理人 弁理士 内 原 音 半ｌ 図 第２ 凹
は第１図のパターンの形成する半導体装置の概略図であ
る。 １・・・・・・測定用の直線パターン、２．・・・・・
・１．のパターン以外のパターンが存在してはならない
領域、３、・・・・・・半導体装置、４・・・・・・半
導体装置の素子領域、５、・・・・・・素子周辺部。 代理人 弁理士 内 原 音 半ｌ 図 第２ 凹
Claims (1)
- 半導体基板上へのパターン形式工程において、素子周部
の最低１００μｍ四方の領域内に、最低２本の直線パタ
ーンを持ち、かつ領域には該直線パターン以外のパター
ン存在しないことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29112985A JPS62149149A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29112985A JPS62149149A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149149A true JPS62149149A (ja) | 1987-07-03 |
Family
ID=17764827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29112985A Pending JPS62149149A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9797712B2 (en) | 2012-11-08 | 2017-10-24 | Sikora Ag | Method for evaluating Fresnel diffraction border profiles |
-
1985
- 1985-12-23 JP JP29112985A patent/JPS62149149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9797712B2 (en) | 2012-11-08 | 2017-10-24 | Sikora Ag | Method for evaluating Fresnel diffraction border profiles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2325192A1 (fr) | Procede pour la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur fabrique de la sorte | |
| KR900017121A (ko) | 패턴오염으로부터 보호되는 반도체장치 및 그의 제조방법 | |
| JPS62149149A (ja) | 半導体装置 | |
| FR2316727A1 (fr) | Procede de fabrication de dispositifs semi-conducteurs dans un substrat d'antimoniure d'indium | |
| JPH01186617A (ja) | 半導体装置 | |
| JPS5651827A (en) | Preparation of semiconductor device | |
| FI933128L (fi) | Menetelmä ja laite kontaktinystyjen muodostamiseksi kemiallisesti puolijohdekiekoille | |
| JPS5340285A (en) | Detection method for position-matching error | |
| JPS5438772A (en) | Semiconductor element for testing | |
| JPS51113461A (en) | A method for manufacturing semiconductor devices | |
| JPS61263124A (ja) | 半導体装置製造用のマスク板 | |
| JPS5290275A (en) | Production of semiconductor device | |
| JPH03116743A (ja) | ボンディング装置 | |
| JPS5359370A (en) | Positioning method | |
| JPS5768025A (en) | Measuring method for orthogonality of pattern array axis | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPH03127848A (ja) | 半導体装置 | |
| JPH01194435A (ja) | 半導体ウエハにおけるモニタパターンの配設方法 | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JPS6425453A (en) | Semiconductor device and manufacture thereof | |
| JPH05267365A (ja) | Ｉｃパッケージ位置決め装置 | |
| JPS62291661A (ja) | 形状転写マスク | |
| JPH0353844U (ja) | ||
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS6484641A (en) | Manufacture of semiconductor device |