JPH0312837B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景および要約 本発明は自動クロマフイルタ回路に関し、より
詳細にはフレーム当りの毎ビデオ線についてクロ
マ振幅の平均直流値を検出し保持し多数のフレー
ムに渡つて平均化させるクロマフイルタ回路に関
するものである。

通常ヘリカル走査記録装置と称しているもの等
のビデオ生成記録装置は、主要な機能がビデオお
よび同期プレーヘツドによつて発生された無線周
波数（RF）信号を等化し次いで該信号を記録装
置中の復調回路に送ることである等化回路を使用
している。等化機能によつて、ヘツドーテープ接
触、摂動（デイザー）プレーバツクヘツドの場合
のような記録トラツクに関するヘツドの位置の変
化、テープ上のスクラツチ等によつて発生される
誤りが除去される。誤り信号はテープから検索さ
れるRFのレベルの低減として反映される。

さらにヘリカルビデオテープ記録装置は自動ク
ロマ装置を使用してカラーバースト信号の振幅の
平均直流値を測定する。信号は等化回路に送られ
該等化回路はサーボループを介して平均クロマ振
幅信号を発生してビデオ帯域幅を保持し、すなわ
ちビデオ信号の全フイールドまたはフレームを介
して周波数応答を可能な限り平坦に維持する。こ
のようなクロマ回路は通常フレームの始めでカラ
ーバーストの振幅を検出しその後フレーム間隔全
体を通して同じ誤り訂正信号を保持する。

しかしながらテープから再生される信号は前述
のヘツドーテープ間隔の変化、ドロツプアウト等
によつて非常にノイズが多いので、フレーム間隔
全体に渡つて検出される平均誤り信号はノイズ中
に完全に隠れている。従つて１フレーム中通常の
自動クロマ回路によつて検出することができない
信号レベルの多くの変化が生じ得ることになる。
すなわち現在の自動クロマ回路はビデオの１また
は２線で生じる等化回路誤り信号オフテープ中の
小さな振幅変化に対して訂正することができな
い。

本発明はフレーム間隔中の毎ビデオ線でクロマ
振幅の平均直流値を検出し保持し多数のフレーム
に渡つて平均化させることによつて現在の自動ク
ロマ回路の欠点を克服する。結果の付加訂正信号
は自動クロマフイルタ装置の直流訂正信号に付加
される。

このためいずれの連続カラーバーストの振幅も
サンプリングされ自動クロマフイルタ回路のアナ
ログ出力とともに比較装置に与えられる。ランダ
ムアクセスメモリはテレビジヨンフレーム中の毎
水平線のバースト振幅のデジタル値を記憶する。
線からのカラーバーストのデジタル値は記憶装置
から取出されアツプ／ダウンデータカウンタにロ
ードされ、またデジタル／アナログ変換装置に与
えられ等化回路および比較装置にアナログ出力を
与える。比較装置は到来入力データをデジタル／
アナログ変換装置からの前に平均したアナログ出
力と比較し、アツプ／ダウンカウンタが入力デー
タ値に向かつてその内容を増分または減分するよ
うにさせる。カウンタ増分または減分の大きさは
更新構成要素に与えられるバーストサンプル当り
で使用されるクロツクパルスの数を選択する時定
数カウンタ発振器によつて決定される。アツプ／
ダウンカウンタで発生される更新値は前の値が取
出されたのと同じ場所で記憶装置にロードし戻さ
れる。新しく記憶されたデータは次のフレームで
再び取出される。

従つて本発明の目的は、フレーム当りの毎ビデ
オ線でクロマ振幅の平均直流値を与え多数のフレ
ームに渡つて平均化させることである。

本発明の別の目的は、記憶装置に記憶し戻す前
にバースト値を更新するため記憶されたカラーバ
ースト値を到来カラーバースト値と線毎に比較す
ることである。

本発明のさらに別の目的は、カウンタを増分ま
たは減分されて古い値を新しい到来データ値に近
づけることによつてビデオフレーム中の毎水平線
に対してカラーバーストの平均直流値を与えるこ
とである。

好適な実施例の説明 本発明の好適な実施例を添付図面を参照して以
下説明する。

第１図において、カラーバースト振幅誤り信号
は入力１２に与えられビデオフレーム中の各線の
各カラーバースト振幅の連続サンプリングに対応
する。誤り信号はクロマフイルタの上流の振幅変
調検出装置およびサンプルホールド回路（図示せ
ず）によつて検出された比較装置１０の負入力に
与えられる。従つて入力１２上の誤り信号は水平
ビデオの各線に対するバーストDC値に対応し、
バースト値は後続の検出カラーバースト振幅に従
つて変化する。

比較装置１０の正入力は後述のように線１４を
介して自動クロマフイルタの出力に与えられる。
比較装置の出力は制御ラツチ１６に与えられ、該
ラツチは線２０を介してアツプ／ダウンデータカ
ウンタ１８にアツプ／ダウン制御信号を与える。

データカウンタ１８はデータサイクリングルー
プの一部を形成しバス２２を介して３状態バツフ
ア２４に更新デジタルデータを与える。バツフア
２４は３状態バス２６を介してランダムアクセス
メモリ（RAM）２８に結合されており、３状態
バスはデータラツチ３０にも延長している。デジ
タルデータはデータラツチ３０からバス３２を介
してデータカウンタ１８に与えられデジタル／ア
ナログ（Ｄ／Ａ）変換装置３４にも与えられる。
Ｄ／Ａ変換装置３４は例えば出力３６を介してビ
デオテープ記録装置の等化回路にアナログ誤り訂
正信号を与える。変換装置３４の出力の低減フイ
ルタ３８および前述の線１４を介して比較装置１
０の正入力にも戻される。

構成要素１８，２４，２８および３０はビデオ
の各線に対してRAM２８およびデータカウンタ
１８中のバーストデータを交番に記憶および更新
するデータサイクリングループを形成する。デー
タカウンタは比較装置１０、すなわち線２０上の
アツプ／ダウン制御信号に応答して値を増分また
は減分する。例えばデジタルデータは12ビツトワ
ードで形成する。

RAM２８に記憶されたデータに対するアドレ
スはメモリ線アドレスカウンタ４０およびアドレ
スバス４２を介して１０ビツトワードとして与え
られる。バス４２はNTSCまたはPAL方式に対
してブランキングタイミングを与えるブランキン
グ／制御プログラム可能読出し専用記憶装置
（PROM）４４にも結合されている。

アドレスカウンタ４０は制御バス４８を介して
回路制御装置４６によつて制御され、装置４６は
線５０を介してPROM４４から、および線５４
を介して時定数カウンタ発振器５２から入力を受
ける。制御装置４６は線５６を介して制御ラツチ
１６に、および線５８を介して時定数カウンタ発
振器５２にタイミングクロツクを与え、また各線
６０，６２を介してRAM２８に読出し／書込み
および作動信号も与える。回路制御装置４６は制
御命令バス６４を介して種々の制御指令を受ける
とともに入力６６，６８，７０を介してテープ水
平(H)、垂直(V)およびプレーバツクフイールド信号
を各々受ける。時定数カウンタ発振器５２は線７
２を介してデータラツチ３０に、線７４を介して
３状態バツフア２４に、および線７６を介してデ
ータカウンタ１８にタイミングパルスを与える。

詳細には第２図Ａ，Ｂおよび第１図において
（同様の構成要素は同様の番号を付す）、カラーバ
ースト振幅誤り信号は比較装置１０の負入力に与
えられる。本発明の自動クロマフイルタの出力を
含んでいる誤り訂正信号はオン／オフ切替装置７
８を介して出力３６上で与えられまたデジタル／
アナログ変換器３４、低減フイルタ３８および線
１４を介して比較装置にも与えられる。デジタ
ル／アナログ変換器３４からのアナログ出力は比
較装置１０の正入力で直流レベルとして現れ、該
レベルは比較装置の範囲を中心付ける。比較装置
１０は入力信号および出力信号間の比較を行な
い、出力のレベルを入力信号のレベルに向かつて
駆動するためにデータカウンタ１８がカウントア
ツプすべきかまたはカウントダウンすべきかを示
す出力を発生する。制御ラツチ１６は当該ライン
周期に対してアツプ／ダウン制御信号を保持す
る。制御信号は制御ラツチ１６からデータカウン
タ１８に与えられ該カウンタはそれに応答して記
憶デジタルワードを入力データ値に向かつて増分
または減分する。カウンタ１８が増分する量は時
定数カウンタ発振器５２によつて決定され、該発
振器はバーストサンプル毎のクロツクパルスの与
えられる数を変化させる、すなわちデジタル／ア
ナログ変換器３４の出力で平均プロセス時間を変
化させる手段を備えている。

結果の更新デジタル値はアドレスカウンタ４０
によつて決定されるように先行するデジタル値が
取出されたのと同じ場所でRAM２８にロードし
戻される。後続フレームで生じる次のサイクルで
RAM２８中の新規に記憶されたデータが取出さ
れそれが３状態バス２６上にある非常に短い時間
周期中データラツチ３０で捕捉される。データラ
ツチ３０はライン周期全体に対してデータを保持
し、これによつて装置がデータについて処理する
ことが可能になり、すなわちデータカウンタ１８
にフイードバツクされて比較装置１０からのアツ
プ／ダウン制御信号に従つて更新することが可能
になる。従つてバツフア２４およびデータラツチ
３０は単方向バスからの３状態バス上にデータを
置いたり該３状態バスからデータを検索したりす
る手段を備えている。

メモリ線アドレスカウンタ４０はNTSCまたは
PALカラー放送方式に各々対応する525あるいは
625の場所でRAM４０をアドレスする手段を備
えている。従つてRAM４０はビデオフレームの
毎水平線に対してカラーバースト振幅の１２ビツ
ト値を記憶する。PROM４４はNTSCあるいは
PAL方式に対してブランキングおよび制御信号
を与えるように予めプログラムされており、アド
レスバス４２を介してアドレスされる。

第１図の回路制御装置４６は第２図Ａにおいて
概略図の左側に沿つて示し、関連した記録装置か
らの種々の制御信号および命令に応答して自動ク
ロマフイルタが必要とする全てのタイミングおよ
び制御信号を与える。従つてバーストサンプルゲ
ートは線８０上で与えられ入力１２上のバースト
振幅誤り信号を受ける同じバーストゲートを含ん
でいる。バーストサンプルゲートは単発マルチ８
２に接続され、該単発マルチは前述の時定数カウ
ンタ発振器５２にトリガを与えてそれからの線７
２，７４および７６上の種々の制御パルスを開始
させる。従つてバーストサンプルゲートは自動ク
ロマフイルタが記憶装置中の新しいデータについ
て処理するかあるいは単に同じデータ値を再ロー
ドしリサイクルするかを制御する。

時定数発振器５２は０〜15の範囲の値を与える
サムホイール切替装置８４を備えており、この値
は次いで発振器５２が０〜15のクロツクパルスを
発生するようにさせる。サムホイール切替装置８
４を０にセツトした場合時定数発振器は不動作に
なりこれは前述のデータサイクリングループを凍
結させ同じバースト値をサイクルさせる。サムホ
イールを１〜１５の値にセツトした場合、時定数
発振器５２は単発マルチ８６に１〜１５のパルス
の各数を与える。従つて１５をセツトすることに
よつて非常に速い時定数が与えられ、すなわちデ
ータカウンタ１８に１５増分または減分パルスが
与えられて該カウンタが入力データに向かつてそ
の中のデータを迅速に増分または減分するように
させる。ノイズの多いテープをプレーバツクしよ
うとする場合ノイズ免疫性を増加させるため低い
時定数が望ましく、すなわち長い周期に渡つて到
来カラーバースト振幅誤り信号を平均化するのが
好ましい。しかしながら低ノイズのテープをプレ
ーバツクする場合は時定数を最大にしてノイズ免
疫性は低いが最適な回路動作で短い積分時間にす
る。

データカウンタ１８が更新された後、単発マル
チ８４は線７４および６０を介して各々バツフア
２４およびRAM２８に遅延制御および書込み命
令を与えてRAMを書込みモードにしバツフア２
４を介してRAMに更新データをロードする。

命令バス６４の下部に示す残りの入力は自動ク
ロマフイルタ回路に対するゴー／ゴー禁止命令で
ある。従つて線８８上のシヤトル命令、線９０上
の自動クロマ作動命令、線９２上のテープ／EE
命令および線９４上のスローモーシヨンジヤンプ
１、ジヤンプ２命令は全てＤフリツプフロツプ９
５、ノアゲート・アレー９６およびナンドゲート
９８を介して命令を与え、これは単発マルチ８２
を介して時定数カウンタ発振器５２のトリガリン
グを不動作にする。ジヤンプ命令はスローモーシ
ヨンモードでビデオのフイールドまたはフレーム
を発生する際自動走査トラツキング（デイザー
ド）ヘツドによるトラツクジヤンピングのプロセ
スに関連している。従つてジヤンプ命令は選択時
間周期に対してウインドーを開き次いでフイール
ドまたはフレーム間隔に対してデータサイクリン
グループでバースト振幅を保持する。線８０上の
バーストサンプルゲートは通常のデータサイクリ
ングを再構成する。

第２図Ａにおいて３入力は交番に第１図の線６
６上にテープ水平(H)タイミング制御信号を与え、
該信号は次いでアドレスタイミングを設定しデー
タカウンタ１８およびRAM２８を作動させバー
ストサンプリングを開始する。このため線１００
上のフライホイールＨ信号、線１０２上のドロツ
プアウトパルス信号および線１０４上の復調同期
信号が発生される。線１０４上の復調同期信号は
オフテープからの位相ロツクループ出力から発生
され水平同期関連信号である。同様に線１００上
のフライホイールＨ信号は位相ロツクグループ出
力から発生されＨ同期関連信号である。自動クロ
マフイルタ回路にはテープから脱落が生じ復調同
期信号が失なわれている場合以外は連続して復調
同期信号が与えられる。次いで線１００上のフラ
イホイールＨ信号は線１０２上のドロツプアウト
パルス信号とともに使用されて線６６上にテープ
Ｈ入力信号を発生する。

従つてゲート１０８は切替装置として動作して
単発マルチ１１０に対する到来Ｈ信号の１つを与
え、これによつて自動クロマフイルタ全体を通し
て種々の事象に対して正確なタイミングが与えら
れる。このため単発マルチ１１０はＨ関連クロツ
クパルスを発生してアドレスカウンタ４０中の新
しいアドレスをクロツキングし、よつてアドレス
はデータの各サイクルに先立つてRAM２８中の
次の場所に歩進される。また単発マルチ１１０は
単発マルチ１１１および線７２を介してラツチ３
０をもクロツキングし、別の単発マルチ１１３を
介してデータカウンタ１８にボート作動パルスを
与える。

線６８上のテーププレーバツク垂直(V)命令はＶ
同期オフテープに対応しシステム動作を開始す
る。プレーバツクＶはパルス整形回路１１２に与
えられ次いで単発マルチ１１４に与えられる。単
発マルチ１１４は単発マルチ１１５を介してＨ同
期信号にも結合されている。単発マルチ１１４は
オアゲート１２０の入力に結合されており、該オ
アゲートは制御PROM４４からの入力をともに
アドレスカウンタ４０のボート作動入力を与え
る。

線７０上のプレーバツクフイールド信号はビデ
オ信号がフレーム内で奇数フイールド上にあるか
偶数フイールド上にあるかを示す。信号は一連の
ゲート１１６を介してアドレスカウンタ４０の
種々の入力に与えられる。従つてアドレスカウン
タ４０は例えば（NTSCカラー標準方式に対し
て）奇数フイールド上で０、偶数フイールド上で
デジタル数２６３にセツトされる。

またアドレスカウンタ４０は図の最上部に示す
制御命令バス６４中の線１１８を介して60／50Hz
命令によつても制御される。該命令は一連のゲー
ト１１６に与えられ５２５NTSCあるいは６２５
PALカラー標準方式に対して適当なタイミング
を設定する。またブランキングおよび制御
PROM４４にも与えられていずれかの方式に対
してブランキングタイミングを与える。

制御命令バス６４中の残りの入力は線１２２上
のスキヤナ・オン命令、線１２４上の手動／自動
命令、線１２６上のPAL／SECAM命令および線
１２８上の同期RF存在命令から成つている。続
くゲート１３０と組合わせた線１２２〜１２６上
の入力はシステム制御装置からの命令を処理する
切替手段を与え、本質的に自動クロマフイルタ回
路をオンまたはオフにする命令である。ゲート１
３０はフレーム単発マルチ１３２に結合されてお
り、該単発マルチは１対のＤフリツプフロツプと
ともにノアゲート１３４を介してデータラツチ３
０に、およびゲート１３６を介してデジタル／ア
ナログ変換装置３４にクリア信号を与えてデジタ
ル／アナログ変換装置出力をセンタリングする。
後者の信号はフレームサイクルを保持する。線１
２８上の同期RF存在命令は同期信号があるか否
かを判定しノアゲートアレー１３８に与えられ、
該アレーはノアゲート１３４に対する入力の１つ
を発生する。

制御装置４６のもう１つの付加機能において、
装置中に行き過ぎた過負荷がある場合線１４０を
介してデータカウンタ１８からノアゲート１３０
に桁上げが与えられる。これによつて信号が発生
されてRAM２８およびデータラツチ３０をクリ
アし、デジタル／アナログ変換装置３４等をセン
タリングして平坦な基線で次のバーストサンプル
サイクルを開始する。これによつて出力３６に結
合された等化回路による過剰訂正によるビデオ画
像破壊が防止される。

【図面の簡単な説明】

第１図は自動クロマフイルタのブロツク図、第
２図Ａ，Ｂは第１図のブロツク図の構成の概略図
である。 図中、１０……比較装置、１６……制御ラツ
チ、１８……アツプ／ダウンデータカウンタ、２
４……３状態バツフア、２８……ランダムアクセ
スメモリ、３０……データラツチ、３４……デジ
タル／アナログ変換装置、３８……低域フイル
タ、４０……アドレスカウンタ、４４……ブラン
キング／制御PROM、４６……回路制御装置、
５２……時定数カウンタ発振器。

Claims (1)

1. 【特許請求の範囲】 １ 平均直流カラーバースト値を出力信号として
   保持する自動クロマフイルタ回路において、水平
   ビデオ線からのカラーバースト値を選択的に記憶
   し上記値を出力信号として与える記憶手段と、到
   来カラーバーストおよび上記出力信号の相対値を
   示すアツプ／タウン制御信号を発生する比較手段
   と、上記比較手段に応答して上記到来カラーバー
   スト値に向かつて上記出力信号を更新し上記更新
   カラーバースト値を上記記憶手段にロードし戻す
   カウンタ手段と、上記記憶手段および上記カウン
   タ手段に結合されてその間で値をサイクリングす
   る制御手段とを備えていることを特徴とする上記
   回路。 ２ 特許請求の範囲第１項に記載の回路におい
   て、上記制御手段に応答して上記記憶手段に記憶
   された上記カラーバースト値のアドレスを決定す
   る手段を備えていることを特徴とする上記回路。 ３ 特許請求の範囲第２項に記載の回路におい
   て、フレーム中の各水平線に対するカラーバース
   ト値は上記記憶手段に記憶されており、上記カウ
   ンタ手段は上記制御手段によつて指示されるよう
   に上記比較手段に応答して各連続水平ビデオ線中
   上記出力信号に対応するカラーバースト値を更新
   することを特徴とする上記回路。 ４ 特許請求の範囲第３項に記載の回路におい
   て、上記記憶手段に作動的に結合されて上記記憶
   手段中の前に記憶されたカラーバーストから上記
   出力信号を発生するデジタル／アナログ変換手段
   を備えており、上記比較手段は到来カラーバース
   ト値を上記デジタル／アナログ変換手段からの上
   記出力信号と比較することを特徴とする上記回
   路。 ５ 特許請求の範囲第４項に記載の回路におい
   て、さらに、上記制御手段と一体になつて上記カ
   ウンタ手段に異なる周波数速度のクロツクパルス
   を与えて更新の速度を変化させる時定数制御手段
   を備えていることを特徴とする上記回路。 ６ 特許請求の範囲第４項に記載の回路におい
   て、さらに、上記記憶手段に結合されて選択ライ
   ン周期に対して前に記憶されたカラーバーストを
   ラツチするデータラツチ手段と、上記カウンタ手
   段を上記記憶手段に結合するバツフア手段とを備
   えていることを特徴とする上記回路。 ７ 特許請求の範囲第６項に記載の回路におい
   て、さらに、選択ライン周期に対して上記アツ
   プ／ダウン制御信号をラツチする制御ラツチ手段
   を備えていることを特徴とする上記回路。 ８ 特許請求の範囲第４項に記載の回路におい
   て、上記記憶手段はランダムアクセスメモリであ
   り、上記カウンタ手段はアツプ／ダウンカウンタ
   であり、上記アドレスする手段は上記制御手段に
   応答するアドレスカウンタであることを特徴とす
   る上記回路。 ９ 特許請求の範囲第４項に記載の回路におい
   て、さらに、上記アドレスする手段に結合されて
   カラーテレビジヨン標準方式と釣り合つた回路ブ
   ランキングを与えるプログラム可能読出し専用記
   憶装置を備えていることを特徴とする上記回路。 １０ 多数のビデオ線に渡る平均直流カラーバー
   スト値を与える自動クロマフイルタ回路におい
   て、連続水平ビデオ線からのカラーバースト値を
   記憶する記憶手段と、上記記憶手段に結合されて
   記憶カラーバースト信号に対応する出力信号を発
   生するデジタル／アナログ変換手段と、到来カラ
   ーバーストおよび上記出力信号の相対値を示すア
   ツプ／ダウン制御信号を発生する比較手段と、上
   記比較手段に応答して上記到来カラーバースト値
   に向かつて上記記憶手段からの上記記憶カラーバ
   ースト値を更新するアツプ／ダウンカウンタ手段
   と、上記更新カラーバースト値を上記記憶手段に
   記憶し戻す手段とを備えていることを特徴とする
   上記回路。 １１ 特許請求の範囲第１０項に記載の回路にお
   いて、さらに、上記記憶手段およびアツプ／ダウ
   ンカウンタ手段に結合されてその間で上記カラー
   バースト値をサイクリングする制御手段と、上記
   制御手段に応答して前に記憶された値が取出され
   たのと同じ場所で上記記憶手段に上記カラーバー
   スト値を記憶し戻すアドレス手段とを備えている
   ことを特徴とする上記回路。 １２ 特許請求の範囲第１１項に記載の回路にお
   いて、さらに、上記制御手段に応答して上記記憶
   手段を上記デジタル／アナログ変換手段に結合す
   るデータラツチ手段と、上記制御手段に応答して
   上記アツプ／ダウンカウンタ手段を上記記憶手段
   に結合するバツフア手段とを備えていることを特
   徴とする上記回路。 １３ 特許請求の範囲第１１項に記載の回路にお
   いて、上記制御手段は、異なるクロツキング速度
   で上記アツプ／ダウンカウンタ手段をクロツキン
   グする時定数制御手段を備えていることを特徴と
   する上記回路。 １４ 特許請求の範囲第１１項に記載の回路にお
   いて、上記制御手段は、回路動作を開始するオフ
   テープ垂直同期関連信号を与える手段と、上記ア
   ドレス手段、上記記憶手段および上記アツプ／ダ
   ウンカウンタ手段をクロツキングし作動するオフ
   テープ水平同期関連信号を与える手段とを備えて
   いることを特徴とする上記回路。 １５ 特許請求の範囲第１１項に記載の回路にお
   いて、さらに、上記アツプ／ダウンカウンタ手段
   からの桁上げ信号に応答して過負荷の場合上記デ
   ジタル／アナログ変換手段をリセツトし前のカラ
   ーバーストデータをクリアする手段を備えている
   ことを特徴とする上記回路。 １６ 特許請求の範囲第１１項に記載の回路にお
   いて、さらに、上記制御手段と一体になつてスロ
   ーモーシヨンモード入力に応答してフイールドま
   たはフレーム中サイクリングされる上記カラーバ
   ースト値を選択的に凍結するジヤンプ回路手段を
   備えていることを特徴とする上記回路。