JPH03129752A - 誘電体分離基板の製造方法 - Google Patents

誘電体分離基板の製造方法

Info

Publication number
JPH03129752A
JPH03129752A JP17850790A JP17850790A JPH03129752A JP H03129752 A JPH03129752 A JP H03129752A JP 17850790 A JP17850790 A JP 17850790A JP 17850790 A JP17850790 A JP 17850790A JP H03129752 A JPH03129752 A JP H03129752A
Authority
JP
Japan
Prior art keywords
substrate
crystal silicon
polycrystalline silicon
silicon layer
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17850790A
Other languages
English (en)
Inventor
Masayasu Katayama
正健 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPH03129752A publication Critical patent/JPH03129752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、誘電体骨[5板の製造方法に関し、特に、反
りの小さいかつアルカリ金属汚染のない集積回路用の誘
電体分離基板の製造方法に関する。
(ロ)従来の技術 誘電体分離基板は、周囲が二酸化ケイ素分離層で形成さ
れ、内部に多結、ll、シリコン支持体層が充填された
分IIK溝によって、単結晶シリコン半導体島が絶縁分
離されて形成されているので、大容量で高耐圧の半導体
集積回路素子を製造するのに適している。
しかし、誘電体分離基板は、多結晶シリコン層を支持体
層としており、例えば、直径100mm(4”φ〉の単
結晶シリ:1ン半導体基板では約550μmの厚さ迄多
結晶シリコン層を気相成長法により形成させるので、両
者の熱膨張率の相違から半導体基板が150μm以上に
大きく反って、研磨工程における加工精度が低下する等
、以後の工程における加工が難しくなり問題とされてい
る。
そこで、反りの小さい誘電体分離基板を形成するために
、多結晶シリコン層中に、複数層に二酸化ケイ素層を設
ける方法が提案されている。
(ハ)発明が解決しようとする問題点 一般に、半導体基板についての加工精度を向上させるに
は、該基板の反りが100μm以下とされるが、多結晶
シリコン層中に二酸化ケイ素層を複数層設けて多層構造
にすると反りは150μm以下にできとしても、加工精
度が向上するように反りを100μm以下に安定して1
11inすることは困難である。
しかも、パンケーキタイプの縦型炉中で多結晶シリコン
層を形成する間に、複数の二酸化ケイ素層を形成する工
程を行わなければならず、さらに、これには複雑な操作
を必要とし、通常の多結晶シリコン層の成長サイクル時
間と比べて長時間を要し問題である。
そこで、反りが小さくて生産性の良い支持体形成手法と
して、分離溝付単結晶シリコン基板に支持体層となる単
結晶シリコン基板を接合させる方法が提案されている。
しかし、この場合分!1lil付単結晶シリコン基板の
溝゛を例えばBzO*  5iOz系のガラスを塗布し
て埋めた後、支持体となる基板に加熱圧着させ固定させ
る必要があるので、後工程でガラスに含有されているア
ルカリ金属汚染の問題が生じる1本発明はこのような支
持体層形成時に生じる反りや汚染等の誘電体分離基板の
製造上の問題点を解決することを目的としている。
(ニ)問題点を解決するた、めの手段 本発明は、直径100 am以上に大口径化しても反り
の小さいかつアルカリ金属汚染のない誘電体分離基板の
製造方法を提供することを目的としている。
即ち、本発明は、第1の単結晶シリコン基板の片面に分
Ili溝を形成させ、この片面に分離溝が形成されてい
る第1の単結晶シリコン基板を熱酸化して該基板面に熱
酸化膜を形成させ、次いで分離溝が形成されているl!
i11に、クロルシランの還元分解により、100μm
以下の膜厚を有する多結晶シリコン層を堆積させ、この
堆積した多結晶シリコン層の主たる表面を研磨して、平
坦度を5μm以下かつ表面粗さを50nm 以下にさせ
、この多結晶シリコン層の研磨面を第2の単結晶シリコ
ン基板の表面の粗さが50nm 以下の研磨面に加熱圧
着させて接合し、多結晶シリコン層が堆積されていない
側から、第1の単結晶シリコン基板を少なくとも分離溝
の底部の位置まで研磨除去することを特徴とする誘電体
分離基板の製造方法にある。
本発明においても、従来の誘電体分離基板の製造方法と
同様に、第1の単結晶シリコン基板の片面に分離溝を形
成させ、この片面に分離溝が形成されている単結晶シリ
コン基板を熱酸化して該基板面に絶縁用の熱酸化膜を形
成させる。
本発明においては、熱酸化膜後に、クロルシランを水素
と共に加熱して、多結晶シリコン層を気相成長法により
形成する。多結晶シリコン層の厚さを100μm以下と
すると、基板の反りを50μm以下に保つことができる
ので、本発明においては、気相成長法により形成される
多結晶シリコン層の厚さは、基板の反りとの関係から1
00μ耐以下とされる。
本発明においては、この形成された多結晶シリコン層を
支持体となる第2の単結晶シリコン基板と接合させるた
めに、多結晶シリコン層と、支持体となる第2の単結晶
シリコン基板との接合面は、表面粗さが共に50nm 
以下となるように研磨される。支持体の第2の単結晶シ
リコン基板接合面及び多結晶シリコン層の接合面を50
nm 以下の表面粗さに研磨すると、バインダーを要す
ることなく支持体の単結晶シリコン基板と多結晶シリコ
ン層を接合することができる。
本発明において、多結晶シリコンは、従来の誘電体分離
基板の製造方法と同様に、分離溝に二酸化ケイ素の絶縁
膜が形成されている第1の単結晶シリコン基板上に、ク
ロルシランの還元分解により堆積されるが、その厚さは
、溝の深さに40μm を加えた厚さで、通常100μ
m以下でよい。この多結晶シリコン堆積後の表面には、
分離溝の深さと同しベル即ち数十ミクロンの凹凸が形成
されるため、最大40μmの平面研削及び研磨加工によ
り、その表面層は平坦化される。この研磨に際しては、
多結晶堆積直後において、つ工−ハの反りが50μm以
下に制御されるため、前記加工は高精度で実施可能とな
る。
次に、この研磨加工面の粗さを、支持体となる第2の単
結晶基板と同様に、50nm 以下にして、これら研磨
加工面を密着させ、加熱圧着すると、界面にボイドがな
く、接合強度の強い良好な接合が得られるので好ましい
。この場合、例えば、圧着圧力は、単位平方センチメー
トル当たりIKgとし、温度は1000℃とすることが
できる。
かかる加熱圧着において、接合面の平坦度が、5μm以
下であると、良好な接合面が得られるので好ましい。ま
た、その表面粗さが50nm以下であると、加熱圧着で
、実に500Kg/cm’以上のボイドのない良好な接
合が得られるので好ましい。
(ホ)作用 本発明は、接合による誘電体分離基板を製造するに、分
離溝に二酸化ケイ素の絶縁膜が形成されている第1の単
結晶シリコン基板上に、クロロシランの還元分解により
 100μm以下の膜厚を有する多結晶シリコンJMを
堆積させるので、基板の反りを50μm以下と小さくす
ることができ、加工を容易にさせて、支持体となる第2
の単結晶シリコン基板との接合による誘電体分離基板の
収率のよい製造を可能にするものであり、特に、バイン
ダーを使用しないで、完全な接合を可能にするものであ
る。
本発明において、第1の単結晶シリコン基板に形成され
た多結晶シリコン層は反りが小さいので、その表面を、
平坦度が5μrn 以下でしかも表面粗さが50nm 
以下に研磨することができることになり、支持体となる
第2の単結晶シリコン基板の表面の粗さを50nm 以
下に研磨して、両所磨面を加熱圧着して接合することに
よって、割れなどによる歩留まりの低下を防いで誘電体
分離基板を容易に製造することができる。
(へ)実施例 本発明の実施の1.4.1について、以下実施例を参照
して説明するが、本発明は、以下の例示及び説明によっ
て、何等限定されるものではない。
例1 直径100mm の n 型<100>単結晶シリコン
ウェハ1の主表面2を熱酸化し、次いで、ホトエツチン
グ法によりM4目状の分N?il 3を形成して、全面
に二酸化ケイ素膜4を形成し、分離酸化膜付きの■講を
有する91結晶シリコン半専体基板を作製する。
次いで、この二酸化ケイ素膜が形成された単結晶シリコ
ンウェハをパンゲーキタイプ縦型炉内に配置させて、こ
のウェハ上の二酸化ケイ素膜4上に、多結晶シリコン5
を気相成長法により堆積させる。この成長は、水素で希
釈した5%のトリクロロシランを1200℃の縦型炉内
で還元分解させて、3.5μm/分の成長速度で行われ
、多結晶シリコン層5の厚さが100μm となったと
ころで終了させた。この多結晶シリコン層5の形成によ
る単結晶シリコンウェハ1の反りは多結晶シリコン5側
に四に40μmであった。
ごの多結晶シリコン層が形成された単結晶シリコンウェ
ーハは、多結晶シリコン層5の表面6を20μm平面研
削し、次いで15μm研磨して、平坦度が3μmで表面
粗さが10nm に鏡面加工された。(第11よ) この多結晶シリコン層5の接合面6に接合される支持体
用の単結晶シリ:7ンウエハ7を接合するために、支持
体用の−fil結晶シ結晶シリコンウェハ台面8を表面
粗さか5nm 以下の鏡面に研磨した。
このようにして研磨した夫々のウェハ1及び7を、アン
モニアと過酸化水素からなる洗浄液で洗浄しくRCA洗
浄)、次いで支持体用の単結晶シリコンウェハ7の接合
面8を単結晶シリコンウェハ1の多結晶シリコン層5の
接合面6に合わせて、600〜1200″Cの温度勾配
が形成されている加熱炉9内に送り、温度勾配に沿って
加熱し、最終的には1200℃において加圧接合した(
第2図〉。
本例に゛おいては、接合工程から?1Jls除去加工工
程迄実施しても反りは変化せず40μmのまま保たれ、
さらに研磨加工も容易で、接合面にボイドがなく且つ汚
染を発生させない好適な誘電体分離基板が得られた。
第3図には、本例において使用される加熱炉9が、説明
の便宜上のために簡略して示されている。
加熱炉9は、石英製の炉壁1oで囲われて形成された加
熱室11を備えている。加熱室11の天井部12は加圧
力を受けるために肉厚に形成されている。鏡面研磨され
た多結晶シリコン層5を有する単結晶シリコンウェハ1
と支持体用のlit結品シリコンウェハ7は、研磨面6
及び8を向かい合わせて重ねて炭化ケイ素製の突き出し
部材13の加圧用載置部14に載置される。突き出し部
材13は、加熱室11の下方の駆動部15に設けられる
制御モータを備える駆動装置(図示されていない。)に
より駆動される↓ 加熱室11内は、周囲に設けられているヒータ(図示さ
れていない。)により加熱され、下方が温度が低く、上
方が温度がt′Sいように温度勾配が形成されている。
本例は以上のように楢成されているので、加圧用載置部
14に、支持体用の単結晶シリコンウェハ7と多結晶シ
リコン層5を有する単結晶シリコンウェハ1を重ね合わ
せた接合素材16を載置し、炭化ケイ素製の突き出し部
材13を上方に移動させる。
本例においては、加熱炉の温度勾配は下方が600℃で
、上方が1200 ’Cとなっているので、接合素材1
6は、加圧用の天井部12に接触するまでに、所定の温
度にまで加熱される。接合素材16は、所定の温度、例
えば1200℃に加熱されて、その上面が天井部12に
接することになる。
接合素材16が天井部に接したところで、突き出し部材
13は更に押し上げられ、接合素材16には、100g
/cm2乃至1000g/cm”の圧力が加えられ、多
結晶シリコン層5と支持体用の単結晶シリコンウェハ7
が接合される。
本例において、洗洋工程から接合工程までは、清浄度は
クラス10に保たれた。
(ト)発明の効果 本発明は、誘電体分離基板を製造するに、分離溝に二酸
化ケイ素の絶縁膜が形成されている多結晶シリコン基板
に、クロルシランの還元分解により 100μm以下の
膜厚を有する多結晶シリコン網を堆積させるので、従来
の基板に比して反りが小さく、接合や研磨除去等の加工
が容易であり、良品チップ率の向上をはかることができ
る。
しかも、本発明の誘電体分離基板は、多結晶シリコン層
と単結晶シリコン支持体を直接加圧接合するので、従来
の誘電体分離基板と比較して、剥離やアルカリ金属汚染
等が生じない。
【図面の簡単な説明】
第1図は、多結晶シリコン層を気相成長法により形成さ
せた、分離酸化膜付きのV溝を有する多結晶シリコン半
導体基板についての概略の断面図であり、第2図は、多
結晶シリコン層を気相成長法により形成させた分離酸化
膜付きの■渦を有する単結晶シリコン半導体基板と支持
体用の単結晶シリコンウェハの接合構造の概略を示す断
面図である。第3図は、本発明の多結晶シリコン層を気
相成長法により形成させた分離酸化膜付きの■講を有す
る単結晶シリコン半樽体基板と支持体用の単結晶シリコ
ンウェハの加熱圧着に使用する加熱炉の概略の説明図で
ある。 図中の符号については、1はn型単結晶シリコンウェハ
、2は主表面、3は網目状の分M if4.4は二酸化
ケイ素膜、5は多結晶シリコン層、6は多結晶シリコン
層の接合面、7は支持体用の律結品シリコンウェハ、8
は支持体用の単結晶シリコンウェハの接合面、9は加熱
炉、10は石英製の炉壁、11は加熱室、12は天井部
、13は炭化ケイ素製の突き出し部材、14は加圧用載
置部、15は駆動部、16は接合素材である。 第3図 q

Claims (1)

    【特許請求の範囲】
  1. (1)第1の単結晶シリコン基板の片面に分離溝を形成
    させ、この片面に分離溝が形成されている第1の単結晶
    シリコン基板を熱酸化して該基板面に熱酸化膜を形成さ
    せ、次いで分離溝が形成されている側に、クロルシラン
    の還元分解により、100μm以下の膜厚を有する多結
    晶シリコン層を堆積させ、この堆積した多結晶シリコン
    層の主たる表面を研磨して、平坦度を5μm以下かつ表
    面粗さを50nm以下にさせ、この多結晶シリコン層の
    研磨面を第2の単結晶シリコン基板の表面の粗さが50
    nm以下の研磨面に加熱圧着させて接合し、多結晶シリ
    コン層が堆積されていない側から、第1の単結晶シリコ
    ン基板を少なくとも分離溝の底部の位置まで研磨除去す
    ることを特徴とする誘電体分離基板の製造方法。
JP17850790A 1989-07-07 1990-07-07 誘電体分離基板の製造方法 Pending JPH03129752A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17641989 1989-07-07
JP1-176419 1989-07-07

Publications (1)

Publication Number Publication Date
JPH03129752A true JPH03129752A (ja) 1991-06-03

Family

ID=16013368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17850790A Pending JPH03129752A (ja) 1989-07-07 1990-07-07 誘電体分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPH03129752A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047741A (ja) * 2002-07-11 2004-02-12 Sumitomo Mitsubishi Silicon Corp 貼り合わせ誘電体分離ウェーハおよびその製造方法
JP2024071935A (ja) * 2022-11-15 2024-05-27 株式会社Sumco 積層ウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292934A (ja) * 1985-06-21 1986-12-23 Toshiba Corp 半導体素子の製造方法
JPS6224641A (ja) * 1985-07-25 1987-02-02 Toshiba Corp 埋込誘電体層を有する半導体基板の製造方法
JPS6314449A (ja) * 1986-07-04 1988-01-21 Nec Corp 誘電体分離基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292934A (ja) * 1985-06-21 1986-12-23 Toshiba Corp 半導体素子の製造方法
JPS6224641A (ja) * 1985-07-25 1987-02-02 Toshiba Corp 埋込誘電体層を有する半導体基板の製造方法
JPS6314449A (ja) * 1986-07-04 1988-01-21 Nec Corp 誘電体分離基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047741A (ja) * 2002-07-11 2004-02-12 Sumitomo Mitsubishi Silicon Corp 貼り合わせ誘電体分離ウェーハおよびその製造方法
JP2024071935A (ja) * 2022-11-15 2024-05-27 株式会社Sumco 積層ウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP2685819B2 (ja) 誘電体分離半導体基板とその製造方法
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JPH0636414B2 (ja) 半導体素子形成用基板の製造方法
JPS61296709A (ja) 半導体装置の製造方法
JPH07263541A (ja) 誘電体分離基板およびその製造方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JPH0312775B2 (ja)
JPH03129752A (ja) 誘電体分離基板の製造方法
JPH0888272A (ja) 半導体集積回路用基板の製造方法
JPS6354740A (ja) 集積回路基板の製造方法
JP2534673B2 (ja) 誘電体分離基板の製造方法
JPH01302740A (ja) 誘電体分離半導体基板およびその製造方法
JPH0437020A (ja) 熱圧着ウエーハの製造方法
JPH08236615A (ja) 誘電体分離基板及びその製造方法
JPH01305534A (ja) 半導体基板の製造方法
JPH056883A (ja) 半導体基板の製造方法
JP3488927B2 (ja) 誘電体分離基板及びその製造方法
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
JPH02237066A (ja) 半導体装置の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JP3614927B2 (ja) 張り合わせ半導体基板の作製方法
JP3518083B2 (ja) 基板の製造方法
JPH029148A (ja) 集積回路用基板の製造方法
JPH03142854A (ja) 誘電体分離基板およびその製造方法
JPS60106165A (ja) 半導体装置の製造方法