JPH03130832A - 割込み制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は割込み制御装置に係り、特に割込み入力を１つ
備えた中央処理装置（ＣＰ　Ｕ）によって複数種類の割
込み処理を実行することができる割込み制御装置に関す
る。

〔従来の技術および発明が解決しようとする課題〕一般
的に、複数種類の割込み処理をＣＰＵに実行させる方法
として、複数の割込み入力を備えたＣＰＵを使用する方
法と、単一の割込み入力を備えたＣＰＵに割込み拡張用
の周辺機器を接続する方法とがある。割込み処理の多い
ＣＰＵを使用する方法はコストが高くなると共に、シス
テムの構成が複雑化する。

第４図は、単一の割込み入力ＩＮＦを備えたＣＰＵ１２
に周辺機器であるプログラマブル割込みコントローラ１
０を接続して複数の割込み処理を実行させる割込み制御
装置のブロック図を示すものである。この割込み制御装
置では、次のようにして割込み処理を実行する。入カポ
−）ＩＲＯ〜ＩＲ７のいずれか１つに信号が入力される
と、プログラマブル割込みコントローラｌＯから割込み
要求信号が出力されてＣＰＵ１２の割込み入力ＩＮＴの
レベルが変化する。ＣＰＵ１２は、割込み入力ＩＮＴの
レベルが変化するとプログラマブル割込みコントローラ
１０の割込みアクノーリッジ入力ＩＮＴＡのレベルを変
化させることにより割込み受付の返事を行い、これによ
ってプログラマブル割込みコントローラ１０からデータ
バス１４を介してベクトルが送られる。ＣＰＵ１２は、
レジスタに予め書き込んである内容とベクトルとを加え
てできた番地のメモリー内容を読む。このメモリー内容
は、割込み処理ルーチンの先頭番地を表すため、プログ
ラムはその番地にジャンプして割込み処理を実行する。

そして、割込み処理が終了したら元のプログラムに戻る
。しかしながら、周辺機器を接続する割込み制御装置で
は、新たに周辺機器を必要とするためコストアップにな
るという問題がある。また、バスを介してＣＰＵにベク
トルを送る必要があるためプログラムが複雑化するとい
う問題がある。

本発明は上記問題点を解決するためになされたもので、
制御プログラムが簡単でかつ低コストで製造することが
できる割込み制御装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、複数の第１の入力
、複数の出力及び割込み要求出力を備え、第１の入力の
いずれか１つのレベルが変化したときにレベルが変化し
た第１の入力に対応する出力のレベルと割込み要求出力
のレベルとを変化させる変換手段と、前記複数の出力の
各々に接続された第２の入力と前記割込み要求出力に接
続された割込み入力とを備え、割込み入力のレベルが変
化したときにレベルが変化した第２の入力を判断してレ
ベルが変化した第２の入力に対応する割込み処理を実行
する処理手段とを含んで構成したものである。

〔作用〕

変換手段は、複数の第１の入力、複数の出力及び割込み
要求入力を備えている。また、処理手段は複数の第２の
入力及び割込み入力を備えている。

処理手段の第２の入力の各々は変換手段の出力の各々に
接続され、処理手段の割込み入力は変換手段の割込み要
求出力に接続されている。変換手段の第１の入力のいず
れか１つのレベルが変化すると、レベルが変化した第１
の入力に対応する出力のレベルが変化すると共に割込み
要求出力のレベルが変化する。これによって、処理手段
の割込み入力のレベルが変化するため処理手段は割込み
要求があったことを判断できる。処理手段は、割込み要
求が発生するとレベルが変化した第２の入力を判断し、
レベルが変化した第２の入力に対応する割込み処理を実
行する。このように割込み要求が発生したか否かを割込
み入力のレベルの変化で判断し、どの割込みかをどの第
２の入力のレベルが変化したかで識別しているため、割
込み入力が単一であっても複数種類の割込み処理を識別
して実行することができる。

〔発明の効果〕

以上説明したように本発明によれば、割込み入力のレベ
ルの変化から割込み要求があったか否かを判断し、どの
入力のレベルが変化したかを判断することによってどの
割込み要求かを識別しているため、単一の割込み入力を
設けることで複数種類の割込み処理を実行させることが
でき、これによって低コストでかつ簡単なプログラムに
よって複数種類の割込み処理を実行させることができる
、という効果が得られる。

〔実施例〕

第１図は本発明の実施例のブロック図を示すものである
。本実施例は、Ｄ−フリップフロップ２０．２２．２４
．２６、オア回路２８及びＣＰＵ３０を備えている。各
Ｄ−フリップフロップは、入力Ｄ、出力Ｑ、クロック入
力Ｃ及びリセット入力Ｒを備えている。またＣＰＵ３０
は、入力Ｐ＋、Ｐ２　、Ｐ３　、Ｐ４からなる入力ボー
ト、割込み入力ＩＮＴ、出力Ｐ、を備えている。各Ｄ−
フリップフロップの入力りは、ハイレベルになるように
電源に接続されている。また各Ｄ−フリップフロップの
出力Ｑは、ＣＰＵ３０の入力Ｐ、　、Ｐ２、Ｐ３　、Ｐ
４の各々に接続されると共に、オア回路２８の入力に接
続されている。オア回路２８の出力は割込み入力ＩＮＴ
に接続されている。出力Ｐ、は各Ｄ−フリッププロップ
のリセット入力Ｒに接続されている。Ｄ−フリップフロ
ップのクロック入力Ｃには、入力１、入力２、入力３、
入力４がそれぞれ入力されるように構成されている。

次に本実施例の動作を説明する。Ｄ−フリップフロップ
ではクロック入力Ｃに入力が加えられた瞬間に入力りの
レベルがそのまま出力Ｑにセントされる。従って、第２
図に示すように、入力１がハイレベルになると、入力り
がハイレベルになっているため出力Ｑがハイレベルにな
り、従って入力Ｐ１がハイレベルになる。このときオア
回路２８の入力もハイレベルになるため割込み入力ＩＮ
Ｔがハイレベルになる。なお、入力２、入力３、入力４
がハイレベルになった場合も入力１がハイレベルになっ
たときと同様である。

割込み入力ＩＮＴの入力がハイレベルになるとＣＰＵ３
０は第３図に示したルーチンを実行する。

まずステップ１００では入力ポートのどの入力がローレ
ベルからハイレベルに変化したかを判断する。次のステ
ップ１０２では、レベルが変化した入力が複数個存在す
るか否かを判断し、複数個存在する場合にはどの入力に
対応する割込み処理を優先して処理するかを判定する。

この優先順位は予め設定されている。次のステップ１０
６では、出力Ｐ、をローレベルに変化させる。これによ
って、リセット入力Ｒがローレベルになるため、Ｄ−フ
リップフロップの出力Ｑがローレベルに変化し、これに
よって入力ポートのハイレベルであった入力及び割込み
入力ＩＮＴがローレベルに変化する。このように、出力
Ｐ、によってフリップフロップをリセットしているため
フリップフロップは割込み発生前の状態に戻り、次の割
込み処理に対する準備が完了する。そして次のステップ
１０８において割込みルーチンの先頭番地にジャンプし
、割込み処理を実行する。なお、割込みルーチンは入力
Ｐ＋　、Ｐ２　、Ｐ３及びＰ４の各々に対応して予め定
められている。

以上説明したように本実施例によれば、割込み入力ＩＮ
Ｔがハイレベルに変化したときに入力Ｐ１〜Ｐ、のいず
れが変化したかを判断することによってどの割込み要求
が発生したかを判断しているため、単一の割込み入力を
設けることで複数種類の割込み処理を実行することがで
きる。

なお、上記では４つのＤ−フリップフロップを用いた例
について説明したが、Ｄ−フリップフロップの個数と入
力ボートの入力の個数とを増加させることによってＤ−
フリップフロップの個数に応じた種類の割込み処理を実
行することができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本実施
例のタイミング図、第３図は割込み処理を実行する制御
ルーチンの流れ図、第４図は従来の割込み制御装置のブ
ロック図である。 ２０．２２．２４．２６ ・・・Ｄ−フリップフロップ、 ２８・・・オア回路、 ３０・・・ＣＰＵ。

Claims (1)

【特許請求の範囲】
1. （１）複数の第１の入力、複数の出力及び割込み要求出
   力を備え、第１の入力のいずれか１つのレベルが変化し
   たときにレベルが変化した第１の入力に対応する出力の
   レベルと割込み要求出力のレベルとを変化させる変換手
   段と、前記複数の出力の各々に接続された第２の入力と
   前記割込み要求出力に接続された割込み入力とを備え、
   割込み入力のレベルが変化したときにレベルが変化した
   第２の入力を判断してレベルが変化した第２の入力に対
   応する割込み処理を実行する処理手段と、を含む割込み
   制御装置。