JPH03130850A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03130850A JPH03130850A JP1270889A JP27088989A JPH03130850A JP H03130850 A JPH03130850 A JP H03130850A JP 1270889 A JP1270889 A JP 1270889A JP 27088989 A JP27088989 A JP 27088989A JP H03130850 A JPH03130850 A JP H03130850A
- Authority
- JP
- Japan
- Prior art keywords
- data
- selection
- circuit
- semiconductor integrated
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶素子を内蔵する半導体集積回路に関し、
特に記憶素子に格納されたデータの機密保護を実現する
半導体集積回路に関する。
特に記憶素子に格納されたデータの機密保護を実現する
半導体集積回路に関する。
従来、かかる半導体集積回路の記憶素子（以下、メモリ
と称す）に格納されたデータの読み出し方法は公けとな
っているため、メモリ生産者と使用者以外の第三者でも
メモリに格納されたデータを読み出す事ができる。
と称す）に格納されたデータの読み出し方法は公けとな
っているため、メモリ生産者と使用者以外の第三者でも
メモリに格納されたデータを読み出す事ができる。
上述した従来のメモリを内蔵する半導体集積回路は、メ
モリに格納されたデータの読み出し方法が公けとなって
いるので、メモリに格納されたデータの機密保持を実現
出来ないという欠点がある。
モリに格納されたデータの読み出し方法が公けとなって
いるので、メモリに格納されたデータの機密保持を実現
出来ないという欠点がある。
本発明の目的は、かかる内蔵メモリの格納データの機密
保護を実現する半導体集積回路を提供することにある。
保護を実現する半導体集積回路を提供することにある。
本発明の半導体集積回路は、データ信号線を有する記憶
回路と、前記データ信号線およびデータ端子に接続され
且つ選択信号により制御される接続選択回路とを有して
構成される。
回路と、前記データ信号線およびデータ端子に接続され
且つ選択信号により制御される接続選択回路とを有して
構成される。
また、本発明の半導体集積回路は、アドレス信号線を有
する記憶回路と、前記アドレス信号線およびアドレス端
子に接続され且つ選択信号により制御される接続選択回
路とを有して構成される。
する記憶回路と、前記アドレス信号線およびアドレス端
子に接続され且つ選択信号により制御される接続選択回
路とを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を示す半導体集積回路図
である。
である。
第１図に示すように、本実施例は記憶回路のデータ信号
線に応用した一例であり、記憶回路１のデータ信号Ｍ
（ＤＯ”−Ｄ３）２は接続選択回路４に接続されている
。この接続選択回路４においては、接続されたデータ信
号線（Ｄｏ〜Ｄ３）２の内の１本が選択信号（ＳＯＩ、
５ＯＯ）５により選択され、例えばデータ端子３のＤＡ
ＴＡＯと電気的接続がなされる。また、データ端子３の
他のＤＡＴＡ１〜ＤＡＴＡ３も同様に接続選択回路４と
選択信号６〜８によりデータ信号線２０１本とそれぞれ
電気的接続がなされる。従って、接続選択回路４および
選択信号５〜８により、記憶回路１のデータ信号線２と
データ出力端子３の電気的接続の組合せを自由に設定す
ることが出来る。
線に応用した一例であり、記憶回路１のデータ信号Ｍ
（ＤＯ”−Ｄ３）２は接続選択回路４に接続されている
。この接続選択回路４においては、接続されたデータ信
号線（Ｄｏ〜Ｄ３）２の内の１本が選択信号（ＳＯＩ、
５ＯＯ）５により選択され、例えばデータ端子３のＤＡ
ＴＡＯと電気的接続がなされる。また、データ端子３の
他のＤＡＴＡ１〜ＤＡＴＡ３も同様に接続選択回路４と
選択信号６〜８によりデータ信号線２０１本とそれぞれ
電気的接続がなされる。従って、接続選択回路４および
選択信号５〜８により、記憶回路１のデータ信号線２と
データ出力端子３の電気的接続の組合せを自由に設定す
ることが出来る。
すなわち、この選択信号５〜８の信号値を第三者に機密
にすることにより、第三者がアクセスしたとしても、デ
ータ信号線２とデータ端子３の電気的接続の組合せが誤
った組合せとなる。それ故、第三者が記憶回路ｌのデー
タを読み出しても、データは誤ったデータとなり、機密
は保持される。
にすることにより、第三者がアクセスしたとしても、デ
ータ信号線２とデータ端子３の電気的接続の組合せが誤
った組合せとなる。それ故、第三者が記憶回路ｌのデー
タを読み出しても、データは誤ったデータとなり、機密
は保持される。
第２図は本発明の第二の実施例を示す半導体集積回路で
ある。
ある。
第２図に示すように、本実施例は記憶回路のアドレス信
号線に応用した一例である。この場合、アドレス端子（
ＡＤＯ〜ＡＤ３）９は接続選択回路４と選択信号１１〜
１４により、記憶回路１のアドレス信号線（ＡＯ〜Ａ３
）１０にそれぞれ電気的接続がなされる。すなわち、選
択信号１１〜１４により、アドレス端子９と記憶回路１
のアドレス信号線１０の電気的接続の組合せを自由に設
定することが出来る。従って、選択信号１１〜１４の信
号値を第三者に機密にすることにより、第三者がアクセ
スしてもアドレス端子９とアドレス信号線１０の電気的
接続の組合せが誤った組合せとなるので、第三者が記憶
回路ｌのデータを読み出しても、誤ったアドレスのデー
タとなり、機密は保持される。
号線に応用した一例である。この場合、アドレス端子（
ＡＤＯ〜ＡＤ３）９は接続選択回路４と選択信号１１〜
１４により、記憶回路１のアドレス信号線（ＡＯ〜Ａ３
）１０にそれぞれ電気的接続がなされる。すなわち、選
択信号１１〜１４により、アドレス端子９と記憶回路１
のアドレス信号線１０の電気的接続の組合せを自由に設
定することが出来る。従って、選択信号１１〜１４の信
号値を第三者に機密にすることにより、第三者がアクセ
スしてもアドレス端子９とアドレス信号線１０の電気的
接続の組合せが誤った組合せとなるので、第三者が記憶
回路ｌのデータを読み出しても、誤ったアドレスのデー
タとなり、機密は保持される。
第３図は第１図および第２図に示す接続選択回路の一例
を示す回路図である。
を示す回路図である。
第３図に示すように、かかる接続選択回路４において、
選択信号Ｓｏ、Ｓｌがロウレベルの場合、ＡＮＤｌ ５
の出力はハイレベルとなり、ＡＮＤ１６〜１８の出力は
ロウレベルとなる。従って、トラゲート２０〜２２がオ
フすることにより信号線ｄ１〜ｄ３と信号線りは絶縁さ
れる。また、信号線ｄ１と信号線りとの電気的接続も同
様に選択信号Ｓ１がロウレベル、選択信号ＳＯがハイレ
ベルであれば、トランスファーゲート２０がオンし、信
号線ｄ１と信号線りの電気的接続がなされる。
選択信号Ｓｏ、Ｓｌがロウレベルの場合、ＡＮＤｌ ５
の出力はハイレベルとなり、ＡＮＤ１６〜１８の出力は
ロウレベルとなる。従って、トラゲート２０〜２２がオ
フすることにより信号線ｄ１〜ｄ３と信号線りは絶縁さ
れる。また、信号線ｄ１と信号線りとの電気的接続も同
様に選択信号Ｓ１がロウレベル、選択信号ＳＯがハイレ
ベルであれば、トランスファーゲート２０がオンし、信
号線ｄ１と信号線りの電気的接続がなされる。
更に、選択信号Ｓ１がハイレベル、選択信号ＳＯがロウ
レベルであれハ、トランスファーゲート２１弧 がオンし、信号線ｄ２と信号線りのｔｊｐ的接続がなさ
れる。また、選択信号Ｓｌ、Ｓｏが共にハイる。
レベルであれハ、トランスファーゲート２１弧 がオンし、信号線ｄ２と信号線りのｔｊｐ的接続がなさ
れる。また、選択信号Ｓｌ、Ｓｏが共にハイる。
を行うかを選択できるので、第三者が記憶回路から読出
そうとしても実現できず、機密が保持される。
そうとしても実現できず、機密が保持される。
以上説明したように、本発明の半導体集積回路は選択信
号の値を機密にすることにより、メモリに格納されたデ
ータを機密保護できるという効果がある。
号の値を機密にすることにより、メモリに格納されたデ
ータを機密保護できるという効果がある。
４、
第１図は本発明の第一の実施例を示す半導体集積回路図
、第２図は本発明の第二の実施例を示す半導体集積回路
図、第３図は第１図および第２図に示す接続選択回路の
一例を示す回路図である。 １・・・・・・記憶回路、２・・・・・データ信号線、
３・・・・・・データ端子、４・・・・・・接続選択回
路、５〜８，１１〜１４・・・・・選択信号、９・・・
・・・アドレス端子、１０・・・・・・アドレス信号線
、１５〜１８・・・・・・ＡＮＤ、１９〜２２・・・・
・・トランスファーゲート、２３．２４・・・・・・イ
ンバータ。
、第２図は本発明の第二の実施例を示す半導体集積回路
図、第３図は第１図および第２図に示す接続選択回路の
一例を示す回路図である。 １・・・・・・記憶回路、２・・・・・データ信号線、
３・・・・・・データ端子、４・・・・・・接続選択回
路、５〜８，１１〜１４・・・・・選択信号、９・・・
・・・アドレス端子、１０・・・・・・アドレス信号線
、１５〜１８・・・・・・ＡＮＤ、１９〜２２・・・・
・・トランスファーゲート、２３．２４・・・・・・イ
ンバータ。
Claims (2)
- （１）データ信号線を有する記憶回路と、前記データ信
号線およびデータ端子に接続され且つ選択信号により制
御される接続選択回路とを有することを特徴とする半導
体集積回路。 - （２）アドレス信号線を有する記憶回路と、前記アドレ
ス信号線およびアドレス端子に接続され且つ選択信号に
より制御される接続選択回路とを有することを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270889A JPH03130850A (ja) | 1989-10-17 | 1989-10-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270889A JPH03130850A (ja) | 1989-10-17 | 1989-10-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03130850A true JPH03130850A (ja) | 1991-06-04 |
Family
ID=17492381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270889A Pending JPH03130850A (ja) | 1989-10-17 | 1989-10-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03130850A (ja) |
-
1989
- 1989-10-17 JP JP1270889A patent/JPH03130850A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| JPH03130850A (ja) | 半導体集積回路 | |
| JP2003507798A (ja) | 集積回路に電源供給するための集積回路および回路構成 | |
| JPH0393098A (ja) | 集積回路 | |
| JPS6027114B2 (ja) | メモリ装置 | |
| US5134384A (en) | Data coincidence detecting circuit | |
| JPS61165882A (ja) | 半導体メモリ回路 | |
| JPH01286354A (ja) | 入力保護手段を有する半導体装置 | |
| JP2535833B2 (ja) | 集積回路 | |
| KR100247906B1 (ko) | 반도체 메모리 장치의 데이타 처리방법 및 장치 | |
| JP2567699B2 (ja) | 半導体記憶装置 | |
| RU1791849C (ru) | Элемент пам ти | |
| JPS62236054A (ja) | 半導体記憶装置 | |
| JPH03116487A (ja) | メモリー回路 | |
| JP2866268B2 (ja) | ゲートアレイ方式半導体集積回路装置 | |
| JPH02112086A (ja) | メモリカードのリード／ライト装置 | |
| JPH0382072A (ja) | 半導体集積回路装置 | |
| JPH04148354A (ja) | 半導体集積回路 | |
| JPS62268143A (ja) | 半導体装置 | |
| JPH0536263A (ja) | 半導体装置 | |
| JPS6153814A (ja) | ラツチ回路 | |
| JPS62286139A (ja) | Ｒａｍシ−ルユニツト | |
| JPH0432089A (ja) | 半導体メモリ装置 | |
| JPH02126653A (ja) | 半導体装置 | |
| JPH04114449A (ja) | 半導体集積回路装置 |