JPH03131990A - 積分回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、積分回路に関し、さらに詳しくは、演算増
幅器のバイアス電流による誤差の影響を除去しうる積分
回路に関する。

［従来の技術］ 従来の積分回路の一例を第３図に示す。

この積分回路５１は、入力信号の入力される反転入力端
子と接地された非反転入力端子とをもつ演算増幅器Ａと
、その演算増幅器Ａの反転入力端子と出力端子の間に接
続されたコンデンサＣと、そのコンデンサＣの両端子を
短絡する短絡スイッチＳ１と、入力側および出力側にそ
れぞれ設けられ外部と分離する分離スイッチＳ２．Ｓ５
とを具備して構成されている。

その動作は、まず分離スイッチＳ２．Ｓ５をオフとし且
つ短絡スイッチＳ１をオンしてコンデンサＣを放電させ
る。次いで短絡スイッチＳ１をオフとし且つ分離スイッ
チＳ２をオンする。そして所定時間後に分離スイッチＳ
５をオンすれば、入力信号を所定時間積分した値が出力
されることとなる。

［発明が解決しようとする課題］ 第３図に示す従来の積分回路５１において、演算増幅器
Ａの反転入力端子に入力された入力電流ｌ、がコンデン
サＣを充電し、これにより出力■。

が入力電流１１の積分値になる。

ところが、反転入力端子にバイアス電流Ｉ、が流れるた
め、これもまたコンデンサＣを充電し、積分結果に誤差
をもたらす問題点がある。この誤差は、積分時間が長い
ときや、入力電流が小さいときに特に問題となる。

従って、この発明の目的は、簡単な構成でバイアス電流
の影響を除去しうる積分回路を提供することにある。

［課題を解決するための手段］ この発明の積分回路は、入力信号の入力される反転入力
端子と接地された非反転入力端子とをもつ演算増幅器と
、その演算増幅器の反転入力端子と出力端子とに接続さ
れるコンデンサと、そのコンデンサの前記演算増幅器の
出力端子側の端子に設けられた接地手段と、前記コンデ
ンサの両端子を短絡する短絡手段と、前記演算増幅器の
反転入力端子と前記コンデンサとを分離する第１の分離
手段と、入力側および出力側にそれぞれ設けられ外部と
分離する第２の分離手段と、前記短絡手段。

接地手段および第１．第２の分離手段を所定のタイムス
ケジュールにしたがって作動させる制御手段とを具備し
たことを構成上の特徴とするものである。

［作用］ 第１の分離手段でコンデンサを分離し、且つ、第２の分
離手段で外部と分離しておいてから、短絡手段でコンデ
ンサを放電する。

次に、所定時間、第２の分離手段で入力側だけを外部に
接続すると共に接地手段で接地する。これにより、コン
デンサが入力電流で充電される。

次に、第１の分離手段でコンデンサと演算増幅器の反転
入力端子とを接続する。すると、コンデンサの充電量に
応じた電圧が出力される。このとき、バイアス電流がコ
ンデンサに充電されるため、出力が変動することになる
。ところが、この充電時間は先の入力電流の充電時間に
比較して著しく短いから、出力変動は無視できる程度と
なり、したがって、得られる出力は、バイアス電流の影
響のない、入力電流の積分値となる。

［実施例］ 以下、図に示す実施例によりこの発明をさらに詳しく説
明する。なお、これによりこの発明が限定されるもので
はない。

第１図に示すこの発明の一実施例の積分回路１は、演算
増幅器Ａと、コンデンサＣと、そのコンデンサＣの前記
演算増幅器Ａの出力端子側の端子に設けられた接地スイ
ッチＳ３と、前記コンデンサの両端子を短絡する短絡ス
イッチＳ１と、前記演算増幅器への反転入力端子と前記
コンデンサＣとを分離する第１の分離スイッチＳ４と、
入力側および出力側にそれぞれ設けられ外部と分離する
第２の分離スイッチＳ２．Ｓ５と、前記接地スイッチＳ
３．短絡スイッチＳｌ、第１の分離スイッチＳ４および
第２の分離スイッチＳ２．Ｓ５を所定のタイムスケジュ
ールにしたがって作動させるスイッチコントローラ２と
を具備して構成されている。

なお、Ｓ６は演算増幅器Ａの出力側を保護する保護スイ
ッチである。

スイッチコントローラ２は、第２図に示すように、まず
スイッチ８１〜Ｓ５をオフ、保護スイッチをオンとして
いる。これが基準状態である。

次に、時刻１０から時刻ｔ１まで短絡スイッチＳ１をオ
ンとし、コンデンサＣを放電する。この時間はコンデン
サＣが放電するに足る時間を考慮して決定する。

時刻ｔｌから時刻ｔ２までは基準状態に戻るが、この時
間は任意である。

次に、時刻ｔ２から時刻ｔ３まで第２の分離スイッチＳ
２および接地スイッチＳ３をオン、保護スイッチＳ６を
オフとする。これにより、入力端子Ｖ、から入力される
入力端子１１がコンデンサＣに充電される。この時間は
必要な積分時間により決められる。

時刻ｔ３から時刻ｔ４までは基準状態に戻るが、この時
間は任意である。

次に、時刻ｔ４から時刻ｔ７まで第１の分離スイッチ＄
４をオンとする。すると、コンデンサＣの充電量に応じ
た電圧が演算増幅器Ａから出力される。

このとき、バイアス電流Ｉ、がコンデンサＣに充電され
るため、前記出力が変動することになる。

ところが、この充電時間は先の入力端子１１の充電時間
Ｔ２に比較して著しく短いから、前記出力変動は積分値
にほとんど影響を与えず、無視することができる。

そこで、第１の分離スイッチＳ４をオンとしている時間
Ｔ３内の時刻ｔ５から時刻ｔ６まで第２の分離スイッチ
Ｓ５をオンとすると、バイアス電流Ｉ、の影響のない入
力電流１１の積分値が出力端子ｖ０から出力されること
となる。

時間Ｔ３．時間Ｔ４は、前記時間Ｔ２に比較して十分小
さく決められる。

［発明の効果］ この発明の積分回路によれば、演算増幅器のバイアス電
流の影響を除去できるから、バイアス電流の小さい高価
な演算増幅器を使用することなく、精度の高い積分を行
なうことが出来るようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例の積分回路の回路図、第２
図は各スイッチの作動のタイムチャート、第３図は従来
の積分回路の一例の回路図である。 （符号の説明） Ａ・・・演算増幅器 Ｓｌ・・・短絡スイッチ Ｓ２．Ｓ５・・・第２の分離スイッチ Ｓ３・・・接地スイッチ Ｓ４・・・第１の分離スイッチ Ｓ６・・・保護スイッチ Ｃ・・・コンデンサ Ｖｌ・・・入力端子　　　　Ｖ。・・・出力端子１１・
・入力電流　　　　■、・・・バイアス電流。

Claims (1)

【特許請求の範囲】
1. １、入力信号の入力される反転入力端子と接地された非
   反転入力端子とをもつ演算増幅器と、その演算増幅器の
   反転入力端子と出力端子とに接続されるコンデンサと、
   そのコンデンサの前記演算増幅器の出力端子側の端子に
   設けられた接地手段と、前記コンデンサの両端子を短絡
   する短絡手段と、前記演算増幅器の反転入力端子と前記
   コンデンサとを分離する第１の分離手段と、入力側およ
   び出力側にそれぞれ設けられ外部と分離する第２の分離
   手段と、前記短絡手段、接地手段および第１、第２の分
   離手段を所定のタイムスケジュールにしたがって作動さ
   せる制御手段とを具備したことを特徴とする積分回路。