JPH03135627A - ファジイ演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はファジィ演算装置に関し、更に詳述すれば、フ
ァジィ演算に必要なメンバシップ関数の発生部に関する
。

［従来の技術］ ファジィ演算を実行するにはたとえば寺野寿夫等著「フ
ァジィシステム入門」　（オーム社、　１９８７）の１
５０ページ乃至１５２ページに記述されている如く、入
力Ｘをファジィ演算可能な情報に変換するために、入力
Ｘに関してメンバシップ関数と称される関数ｆ　ｔｘｔ
を計算する必要がある。

メンバシップ関数ｆ（×）は通常、釣鐘形、三角形ある
いは台形の関数であるが、一般的には簡単な演算で済ま
せられるように三角形あるいは台形の関数が採用される
ことが多い。

ディジタル演算においてはこのメンバシップ関数「（×
）は離散値ｘ　（ｘ＝０＋１＋　２・・・ｎ−１，ｎ）
に対応する整数値ｆｏ１ｆ＋、ｈ・・・ｒ、−’、、　
ｒ、にて定義される・従って、従来は計算機でメンバシ
ップ関数ｆ（×）を求める際には、第８図に示す如く、
予め整数値ｆ０ｆ、ｆｔ・・・ｆ、−、、ｆいをメモリ
上に記憶しておき、入力Ｘをインデクスとして関数「（
×）の値を読出すか、あるいはソフトウェアによって直
接ｒ（×）を演算する必要がある。

たとえばインテル社製マイクロプロセッサ８０８８にて
第４図に示す如きメンバシ・ノブ関数を計算するには、
第９図に示すようなプログラムを実行する必要がある。

以下、第９図に示されているプログラムについて説明す
る。

第９図のプログラムは、ｃｘレジスタに格納されている
入力Ｘから関数値ｆ　（Ｘｌを求めてａｘレジスタに格
納するプログラムである。

第１行、第７行はそれぞれ定数をｄｘレジスタに準備す
る命令である。

第２行は関数ｆ（×）の値を予め“０”に、また第１０
行は関数「（×）の値を予め“２５５″にそれぞれセッ
トしておく命令である。

そして、まず第３行において、入力Ｘが第４図ｐの範囲
にあるか否かをチエツクし、もしあれば第４行でｒ　（
ｘｌ　＝　＠Ｏ’″としてプログラムを終了する。

次に第５行において、入力Ｘが第４図ｑの範囲にあるか
否かをチエツクし、もしあれば第６行で直線Ａを計算す
るために第１３行へ分岐する。

次に第８行において、入力Ｘが第４図ｔの範囲にあるか
否かをチエツクし、もしあれば第９行でｆ　（Ｘｌ−“
０”としてプログラムを終了する。

次に第１１行において、入力Ｘが第４図ｒの範囲にある
か否かをチエツクし、もしあれば第１２行でｆ　（Ｘｌ
　＝“２５５”としてプログラムを終了する。

以上の結果、第１３行〜第１８行の処理は入力Ｘが第４
図のｑの範囲（このときｄｘレジスタの値は３２）また
はＳの範囲（このときｄｘレジスタの値は１９２）にあ
る場合に実行されることになる。

ここでは直線Ａまたは直線Ｂが計算されてプログラムが
終了するが、第１３行はｄｘレジスタの値から入力Ｘを
引く命令である。この結果が負であれば入力Ｘはｑの範
囲にあるので第１４行、第１５行でそれを正に反転する
。

第１６行、第１７行は減算結果を４倍する命令であり、
第１８行はその結果をａｘレジスタへ移動する命令であ
る。

［発明が解決しようとする課題］ 従来のファジィ演算装置におけるメンバシ・ノブ関数の
発生は上述のような手法を用いているので、メモリから
インデクス値に従って関数を読出す手法を採る場合は関
数値を記憶しておくための大容量のメモリが必要であり
、またソフトウェアにより算出する場合は計算に時間を
要するという難点がある。

本発明は上述のような課題を解決するためになされたも
のであり、メンバシップ関数の計算を小数のハードウェ
アにて高速で実行し得るファジィ演算装置の提供を目的
とする。

［課題を解決するための手段〕 本発明に係るファジィ演算装置は、メンバシップ関数を
規定する制御情報を発生する制御手段と、この制御情報
に従って入力データを演算する演算手段と、この演算手
段の演算結果と制御情報に基づく所定値とを比較する比
較手段と、これらの比較手段の比較結果に従って演算手
段の演算結果または制御情報にて定められる所定値のい
ずれかを選択する選択手段とを備えている。

［作用］ 本発明に係るファジィ演算装置では、制御部が制御情報
を発生し、これに従って演算手段が入力データに関する
演算を行い、またその結果と制御情報により予め定めれ
ている所定値とを比較手段が比較し、これらの比較結果
に従って、演算結果と制御情報により予め定めれている
所定値との内のいずれかを選択手段が選択することによ
りメンバシップ関数値が求められる。

［発明の実施例］ 以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明のファジィ演算装置のメンバシップ関数
発生部の構成を示す模式図である。

第１図において、１は入力Ｘが入力される入力端子であ
る。

２．３は演算器であり、入力端子１から入力された８ピ
ントの入力データ１０　（入力Ｘ）について、制御部５
で発生された制御信号１１．１２（共に１０ビツト）の
内のｂ０〜ｌ］？＋　ａｏ〜ａ７に応して後述する演算
をそれぞれ行う。演算結果ｆ０〜ｆ７はそれぞれ１３１
４（共に８ビツト）として出力される。

演算器２はまた、演算結果１３について、それが“−ｒ
以下であるか否か及び“２５６”以上であるか否かを比
較し、それぞれ比較結果ｄｏ１ｄ＋を１５．１６（共に
１ビツト）　として出力する。

同様に演算器３も演算結果１４が“−１″以下であるか
否か及び“２５６″以上であるか否かを比較し、それぞ
れ比較結果ｄ＠＋　ａｔを１７．１８（共に１ピント）
として出力する。

４はデータセレクタであり、上述の再演算器２３の各比
較結果１５．１６．１７．１８及び制御部５がら出力さ
れている制御信号１９及び２０（共に１ピント）をＩｌ
Ｏ＋　ｎ１１＋　１１１１　ｎｌ＋　ｅｏ＋　ＣＩとし
て入力し、それらの値に応じて演算器２．３の演算結果
１３．１４．定数“Ｏｍ、“２５５”の内からいずれか
を選択し、８ピントの出力値２１（。０〜ｙｔ）として
出力端子６へ出力する。

第２図は演算器２及び３の構成を示す回路図である。

第２図において３０は減算器であり、８ビツトの入力デ
ータａ０〜ａ、から８ビツトの入力データｂ。〜ｂ、を
減算し、その結果を減算結果３０〜Ｓ、として出力する
。

なお、演算器２では８ビツトの入力データａ０〜ａ、は
入力Ｘであり、８ビツトの入力データｂ０〜ｂ。

は制御部５から出力される制御信号ｌＯの内の８ビツト
である。また、演算器３では８ビツトの入力データａ０
〜ａ、は制御部５から出力される制御信号ｌＯの内の８
ビツトであり、８ビツトの入力データｂ０〜ｂ７は入力
Ｘである。

３１はシフタであり、２ビツトの入力＋１０＋　１１１
１にて表される値が“０”〜“２”の内のいずれである
かに対応じて、減算器３０の減算結果Ｓ、〜ｓ１を０．
１．２または３ビツト左ヘシフトしｆ０〜ｆ７として出
力する。

入力鋼◎＋ｌ１１は演算器２では制御部５が出力する制
御信号ＩＯの内のｂ０〜ｂ、以外の残りの２ビツトであ
り、演算器３では制御部５が出力する制御信号１１の内
の８０〜ａ７以外の残りの２ビツトである。

なお、減算器３０とシフタ３１とは図には１ビツト分し
か示されていないが同一構成の回路が８ビツト分従属接
続されている。

３２はシフタ３１のためのデコーダであり、２ビツトの
入力端。、−１をデコードしてシフタ３１に与える。

３３はシフタ３１のオーバフロー検出回路であり、演算
器２．３の演算結果が“２５６”以上になっているか否
かの比較を行ない、その結果１６．１８を信号ｄｌとし
て出力する。

オーバフロー検出回路３３の出カイ３号ｄ０は減算器３
０のボロー信号であり、ここでは演算結果が”−１”以
下であるか否かの比較結果１５．１７を示す信号として
出力される。

以上を要約すれば、ａ　、　〜ａ、をａ、　ｂ、〜ｂ、
をす。

ｆ０〜ｆ、を’＋１ｌ１１及び禦、をｍとした場合に第
２図に示した演算器２，３は （ａ　−ｂ）　Ｘ　’ｌ” という演算を実行し、その結果をｆとして出力すると共
に、その演算結果と“−１″及び′２５５″との比較を
行ない、比較結果をそれぞれｄｏ及びｄｌとして出力す
る。

次にデータセレクタ４について説明する。第３図はデー
タセレクタの構成を示す回路図である。

第３図において４１はデコーダであり、４ビツト入力繭
。ｒ　Ｉｌｌ＋＋　ｎｏｒ　ｎｌをデコードしてセレク
タ４ｏの制御信号を発生する。なお、ここでは００及び
ｃｌに入力される制御信号１９及び２０は共に“０”と
する。

４０はセレクタであり、デコーダ４１のデコード結果に
応じて演算器２の演算結果１３、即ち出力ｆ、〜ｒ７で
あるｇ０〜ｇｔ＋演算器３の演算結果１４、即ち出力ｆ
０〜ｆ、であるｈ０〜ｌｌ’ｌ’＋定数“θ′あるいは
”２５５”の内のいずれかを選択してｙｏ　−３’　ｔ
を出力する。この出力ｙ０〜ｙ？は出力値２１として出
力６へ出力される。

なお、第３図にはｌビット分しか示されていないが、同
様の構成の回路が８ビット分並列接続されている。

以上のように構成された本発明のファジィ演算装置の動
作について以下に説明する。

演算器２へは入力データｌＯがａ０〜ａ、に、制御信号
１１がｂ０〜ｔｌ？＋ＩＩＯ及び−８に入力されている
ので、制御信号１１のｌＯビットの信号の内のｂ０〜ｂ
、の（３号値により値“３２“を、霧。及びＪに入力さ
れる信号値により値°２°をそれぞれ指定すれば、演算
器２により実行される演算は （ｘ−３２）Ｘ４ という関数、即ち第４図の直線Ａを発生することになる
。なお、Ｘは入力データＩＯの値である。

この演算器２の演算結果１３はｆ０〜ｒ、として出力さ
れ、データセレクタ４の入力ｇ０〜ｇ、へ入力される。

同様に演算器３では、入力データ１０がｂ０〜ｂ、に、
制御信号１１がａ０〜ａ、＋　１１０及び１１１にそれ
ぞれ入力されているので、制御信号１１の１０ピントの
信号の内の８０〜ａ７に入力される信号を“１９２″＋
　　ｓｏ及び彌、に入力される信号を“２”とすれば、
演算器３により実行される演算は （１９２−ｘ）Ｘ４ という関数、即ち第４図の直線Ａを発生ずることになる
。

この演算器３の演算結果１４はｆ０〜ｆ、として出力さ
れ、データセレクタ４の入力ｈ０〜ｈ、へ入力される。

また演算器２の出力１５．１６であるｄｏ、　ｔＬはデ
ータセレクタ４の入力−。＋　ｎｌに、演算器３の出力
１７１８であるｄｏ、　ｄ＋はデータセレクタ４の入力
１１１１＋　ｎｌにそれぞれ入力されているが、これら
の値と第４図に示すＸの値の領域との間には第５図の表
に示すような関係がある。

データセレクタ４の−。１１１１１　ｎｏ＋　ｎｌには
それぞれ比較結果１５．比較結果１６．比較結果１７．
比較結果１８（２対のｄｏとｄ、）が、８６〜ｇ、及び
ｈ０〜ｈ、にはそれぞれ演算結果１３（直線Ａ）、演算
結果１４（直線Ｂ）が入力されている。このため、その
出力ｙ０〜ｙ。

をｙとすれば、ｙとしては第５図の表に示すような値が
出力されることになる。つまり、第２図の演算器は第４
図に示すような台形のメンバシップ関数を発生する。

なお、上記実施例では演算器２及び３において減算結果
を定数倍する部分をシフタで構成する例を示しているが
、第６図の回路図に示すように構成することも可能であ
る。

第６図においてＳゆ〜Ｓ、には第２図に示したＳ０〜ｓ
ｔ　（負論理）が入力される。第２図ではその後車なる
シックによって定数倍しているが、第６図の回路は加算
器とシックとによって定数倍している。

第６図において５１は加算器であり、５２はシックであ
る（第２図同様に１ビット分を示す）。

加算器５１は８０〜３７　（以下Ｓと記す）とそれを１
ビツト右にシフトした値とを加算している。この際、１
ビツト右にシフトした値は−。との論理積をとっている
ので、麟。が′１”であれば加算器５１はＳを１．５倍
した値を出力するが、−０が“０”であればＳをそのま
ま出力する。この出力をシフタ５２で１゜２．４または
８倍する。この結果、ＩＯ＋　ｍｚの内容に応じて出力
ｆとしてＳを１．２，４．８あるいは１．５，３゜６．
１２倍した値を得ることができる。

なお、第６図において３２及び３３は第２図と同様にデ
コーダ及びオーバフロー検出回路であり、それぞれの機
能も第２図の場合と同様である。

また、上記実施例では制御部５から出力されてデータセ
レクタ４の入力ＣＩ＋　ｃｏとなっている制御信号１９
及び２０は共に“０”である場合について説明したが、
これらのいずれかを“ｌ“にすることにより、演算器３
の比較結果１８あるいは演算器２の比較結果１６を強制
的に１”にする構成を採るようにしてもよい、この場合
は、第７図（ａｌあるいは同ｆｂｌに示すような形の関
数を得ることができる。

［発明の効果］ 以上のように、本発明ではファジィ演算装置のメンバシ
ップ関数発生部を２個の演算手段と、これらの演算手段
の演算結果を所定値と比較する比較手段及びその比較結
果に従って演算結果または所定値の内のいずれかを選択
する選択手段を含むをデータセレクタとにより構成する
ことが可能になるので、関数値を記憶するための人装置
のメモリは不必要であり、またソフトウェア的な処理も
不必要になり、小容量のハードウェアで高速のメンバシ
ップ関数発生部を有するファジィ演算装置を得ることが
できる。

【図面の簡単な説明】

第１図は本発明のファジィ演算Ｖ２ＴＩのメンバシップ
関数発生部の一構成例を示すブロック図、第２図はその
演算器の一構成例を示すブロック図、第３図は同じくそ
のデータセレクタの一構成例を示すブロック図、第４図
及び第７図はメンバシップ関数の説明図、第５図は入力
データに対する内部信号と出力信号との関係を示した表
、第６図は定数倍回路の別の構成例を示す回路図、第８
図はメンバシップ関数をメモリ上に格納した場合のメモ
リ領域の内容を示す模式図、第９図は従来のマイクロプ
ロセッサでメンバシップ関数を発生する場合のプログラ
ムの一例を示す模式図である。 ｌ・・・入力端子　　２．３・・・演算器　　４・・・
データセレクタ　　５・・・制御部　　６・・・出力端
子　　ＩＯ・・・入力データ　　１１，１２，１９，２
０１・・・制御信号　　１３゜１４・・・演算結果　１
５．１６．１７．１８・・・比較結果　　２１・・・出
力値　　３０・・・減算器　　３１．５１・・・シフタ
　　３３・・・オーバフロー検出器　　４０・・・セレ
クタ　　５０・・・加′ａ器 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）入力データをメンバシップ関数に従ってファジィ
   演算可能な情報に変換すべくなしたファジィ演算装置に
   おいて、 メンバシップ関数を規定する制御情報を発生する制御手
   段と、 前記制御情報に従って入力データを対象とする第１、第
   ２の演算をそれぞれ行なう第１、第２の演算手段と、 前記第１の演算手段の演算結果と前記制御情報に基づく
   第１、第２の所定値とをそれぞれ比較する第１、第２の
   比較手段と、 前記第２の演算手段の演算結果と前記第１、第２の所定
   値とをそれぞれ比較する第３、第４の比較手段と、 前記第１乃至第４の比較手段の比較結果に応じて、前記
   第１もしくは第２の演算手段の出力または前記制御情報
   に基づく第３もしくは第４の所定値の内のいずれかの値
   を選択してメンバシップ関数値として出力する選択手段
   と を備えたことを特徴とするファジィ演算装置。