JPH03140061A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に関し、例えば条件付決定型デイ
ザ法を用いて２値化を行う画像処理装置に関するもので
ある。

［従来の技術］ 近年、条件付決定型デイザ法の代表的２値化手法に平均
誤差最小法（又は誤差拡散法ＥＤ法とも称する）が有る
。本出願人が平成１年２月１０日に出願した特願平１−
３１４０８号に開示されている平均濃度保存法もこの種
の２値化手法に分類される。このＥＤ法等の２値化手法
は、原理的に注目画素の２値判定が周辺画素データに強
く依存する。特に、ＣＧ（コンピュータグラフィックス
）画像を擬似中間調表現する際には、２値化処理の周期
性に伴なって、規則的な低周波のテクスチャーが発生し
、画像品質の低下を招いてしまう、この課題に対して、
画像信号に比べて十分小さいデイザ信号を処理対象の画
像信号に付与して、上記周期性を乱す方法が知られてい
る。

［発明が解決しようとする課題］ しかしながら、上記デイザ信号の付与手段は、付与する
値が十分小さい値にもかかわらず、−船釣に画像データ
幅（例えば、画像データが濃度に応じて０〜２５５の値
を取り得る場合の８ビツト）以上の幅、即ち、０〜２５
５の画像にデイザ信号（＋１゜０、−１）を加算する場
合に生じる−１〜＋２５６までの１０ビット幅を有する
加減算器を必要とする為、ハードウェア的負担は見のが
せないという欠点があった。

本発明は上記従来例の欠点に鑑みてなされたものであり
、その目的とするところは、デイザ信号の付与装置をよ
り安価で且つ簡単な構成で実現する画像処理装置を提供
する点にある。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係わる画像処理装置は、多値の画像信号を入力する入力
手段と、前記入力画像信号に同期して乱数を発生する乱
数発生手段と、前記入力手段で入力された画像信号の所
定位置のビット信号と前記乱数発生手段で発生した乱数
との論理演算を行う演算手段と、該演算手段での演算結
果を前記所定位置のビット信号と置き換えて出力する出
力手段とを備えることを特徴とする。

Ｃ作用１ かかる構成によれば、入力手段は多値の画像信号を入力
し、乱数発生手段は入力画像信号に同期して乱数を発生
し、演算手段は入力手段で入力された画像信号の所定位
置のビット信号と乱数発生手段で発生した乱数との論理
演算を行い、出力手段は演算手段での演算結果を所定位
置のビット信号と置き換えて出力する。

〔実施例〕

以下添付図面を参照して、本発明にかかわる好適な実施
例を詳細に説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。同図において、１００は原稿画像を読取るための画
像読取部を示し、１０１は画像読取部１００で読取られ
たアナログ画像信号をデジタル信号に変換し、その後に
対数変換、シェープインク補正等の公知の補正処理を施
す量子化部を示している。

１０２は量子化部１０１かもの画像データを本方式の２
値化処理を実施する２値化処理部を示している。１０３
は２値化処理部１０２で２値画像信号に基づいて可視画
像を生成する画像出力部を示している。

次に、本方式の２値化処理について説明する。

本実施例では、８ビツトの入力画像データのうちの２″
ビツトの位置のみを微小なデイザ信号で論理演算し、こ
のようにして、入力データに微小なデイザ信号を付加し
た後に擬似階調変換する方式を使用する。

第２図は本実施例の２値化処理部１０２の内部構成を示
すブロック図である。同図において、４−１〜４−２５
は１ｂｆｔデータを図示しない画像クロックでそれぞれ
ｌクロック毎に遅延保持するＤ型フリップフロップ（Ｄ
Ｆ／Ｆ）を示している。５−１〜５−３はＤＦ／Ｆ４−
１〜４−２５にそれぞれ遅延保持された１とットデータ
を入力して排他的論理和の演算を行うＥＸ−ＯＲゲート
を示している。

３はＭ系列の擬似乱数発生回路を示し、ＤＦ／Ｆ４−１
〜４−２５及びＥＸ−ＯＲゲート５−１゜５−２．５−
３によって１ビット分付与される微小なデイザ信号、即
ち、乱数ＰＮを発生する。１，２は擬似乱数発生器３で
の論理演算の前後でそれぞれ８ビツトデータを保持する
ＤＦ／Ｆを示し、６はＤＦ／Ｆ　ｌから出力される２１
のビット位置のビットデータと擬似乱数発生器３からの
乱数ＰＮとの排他的論理和を行うＥＸ−ＯＲゲートを示
している。このＥＸ−ＯＲゲート６から出力される２値
データは後述の擬似階調処理部７への出力データとなる
。７はＤ　Ｆ／Ｆ　２から出力される８ビツトデータな
擬似中間調に変換する擬似中間調処理部を示している。

この擬似中間調処理部７から出力される８ビツトデータ
は、前述した画像出力部１０３に出力画像データとして
出力される。

次に、上記２値化処理部１０２の動作について説明する
。

上擬似乱数発生器３において、ＤＦ／Ｆ４−１゜４−２
．４−３．４−４から出力される排他的論理和をＤＦ／
Ｆ４−２５の入力に帰還し、これによって１周期が２ｆ
Ｓ−１なる１ビット分の乱数ＰＮがＤＦ／Ｆ４−１の出
力端子で得られる。乱数ＰＮの周期はＡ４原稿を４００
ｄｐｉで構成する全画像データ数に相当するため、乱数
ＰＮはＡ４原稿中で周期性を有さない値である。乱数Ｐ
Ｎは入力８ビット幅の画像データ中の２１のビット位置
の画像信号とＥＸ−ＯＲゲート６で排他的論理和の演算
が行われ、その演算結果を乱数的デイザ信号（乱数ＰＮ
をいう）が付与された画像データの２′のビット位置の
出力画像データとしてＤＦ／Ｆ２の２１のビット位置の
入力端子に接続される。

ここで、入力画像データの２′のビット位置のデータか
“ｌ”且つ乱数ＰＮが１のとき、出力される２１のビッ
ト位置のデータは“０”となる。この場合、入力画像デ
ータの２′のビット位置のデータには“−２”のＰＮ値
が付与されることとなる。これに対して、２′のビット
位置のデータか“０”かつ乱数ＰＮか“１”のとき、２
′のビット位置のデータは“Ｏ”から“１“どなる。こ
の場合、入力画像データの２１のビット位置のデータに
は“＋２”のＰＮ値が付与されることになる。尚、ＰＮ
＝Ｏの場合には、入力画像データがそのまま出力、つま
り付与されるＰＮ値（付与値）“Ｏ”の状態で出力され
る。

第３図は本実施例の乱数ＰＮ（付与値）と入力データと
の関係を説明する図である。

第３図に示されるように、入力画像データが１３のとき
に、ＰＮ＝　１であれば１３＋２＝１５．ＰＮ＝０であ
れば１３＋０＝１３にデイザ化される。また、入力画像
データが１４のときに、ＰＮ＝　１であれば１４−２＝
１２、ＰＮ＝Ｏであれば１４＋０＝１４にデイザ化され
る。同様に、入力画像データが１５のときは、入力画像
データが１４のときと同様（２’のビット位置のデータ
が同じ）に付与値が決定し、また、入力画像データが１
５のときは、入力画像データが１３のときと同様（２１
のビット位置のデータが同じ）に付与値が決定する。尚
、本実施例においては、Ｍ系列乱数を用いていることか
ら、発生する０と１の数が同数に保証されているため、
入力画像データの２１のビット位置のデータに０と１の
とり得る確率に大きな片寄りはなく、簡単な構成でデイ
ザ化されたといえる。

以上説明したように本実施例によれば、微小なデイザ信
号を付与する回路をより安価で且つ簡単な構成で実現す
ることができる。

く他の実施例〉 さて、上述した実施例では、２１のビット位置にデイザ
信号（乱数ＰＮ）を付与したが、さらに細かい付与デー
タを得るため、２°のビット位置の画像信号に対しても
微小なデイザ信号の付与を行うようにしても良い。

そこで、他の実施例について説明する。なお、前述した
実施例の同様の構成には、同一番号を付し、その説明を
省略する。

第４図は他の実施例の２値化処理部の内部構成を示すブ
ロック図である。同図において、ＥＸ−ＯＲゲート８は
、Ｍ系列の擬似乱数発生器３°中、ＤＦ／Ｆ４−１の出
力信号（乱数ＰＮＩ）と位相のずれた乱数ＰＮ２をＤＦ
／Ｆ４−３の出力から得て、その乱数ＰＮ２と入力画像
データの２°のビット位置の信号との排他的論理和なと
り、その演算結果を２°のビット位置の入力画像データ
に微小なデイザ信号か付与された画像データとする。

第５図は他の実施例の乱数ＰＮＩ、ＰＮ２　（付与値）
と入力データとの関係を説明する図である。

同図において、例えば、入力画像データ“１６”のよう
に下位２ビツトが００．（Ｂ　：　２進数を意味する）
の場合、（ＰＮＩ、ＰＮ２）＝　（１，１）に対して乱
数ＰＮＩとＰＮ２とによる付与値は＋３、（ＰＮＩ、Ｐ
Ｎ２）＝　（０，１）に対して付与値は＋１．（ＰＮＩ
、ＰＮ２）＝　（１，Ｏ）に対して付与値は＋２、（Ｐ
ＮＩ、ＰＮ２）＝　（０，０）に対して付与値は０とな
る。このように、Ｏ〜＋３の値が乱数的に付与されるこ
とになる。同様に、入力画像データ“１３”のように下
位２ビツトがＯｔｍの場合、−１〜＋２の値が乱数的に
付与され、入力画像データ“１４”のように下位２ビツ
トが１０ｊの場合、−２〜＋１の値が乱数的に付与され
、入力画像データ“１５”のように下位２ビツトが１１
６の場合、−３〜０の値が乱数的に付与されることにな
る。

このように、入力画像信号の下位２ビツトに対して微小
なデイザ信号を付与しても、前述した実施例と同様の効
果を得ることができる。

さて、誤差拡散法で２値化する場合、注目画素に対して
誤差補正を行った後の多値データのＬＳＢあるいは下位
ビットにも、上述した２つの実施例で用いた擬似乱数発
生器から付加される微小なデイザ信号を付加しても前述
した実施例と同様の乱数的効果が得られる。

また、前述した２つの実施例では、それぞれＥＸ−ＯＲ
ゲートを用いて入力画像データと乱数ＰＮとの排他的論
理和を行っていたが、本発明はこれに限定されるもので
はな（、ＥＸ−ＯＲの演算にかかわらず、ＡＮＤ、ＮＡ
ＮＤ、ＮＯＲ，ＯＲ，ＥＸ−ＮＯＲ等の回路を用いても
、前述した２つの実施例と同様の結果が得られることは
述べるまでもない。

［効果Ｊ 以上説明したように、本発明によれば、微小なデイザ信
号を付与する回路をより安価で且つ簡単な構成で実現す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、 第２図は本実施例の２値化処理部１０２の内部構成を示
すブロック図、 第３図は本実施例の乱数ＰＮ（付与値）と入力データと
の関係を説明する図、 第４図は他の実施例の２値化処理部の内部構成を示すブ
ロック図、 第５図は他の実施例の乱数ＰＮＩ、ＰＮ２　（付与値）
と入力データとの関係を説明する図である。 図中、１，２．４−１〜４−２５・・・ＤＦ／Ｆ、３．
３°・・・擬似乱数発生器、５−１〜５−３゜６．８・
・・ＥＸ−ＯＲゲート、７・・・擬似階調処理部、８・
・・、９・・・　１０・・・、１００・・・画像読取部
、１０１・・・量子化部、１０２・・・２値化処理部、
１０３・・・画像出力部である。

Claims (2)

【特許請求の範囲】
1. （１）多値の画像信号を入力する入力手段と、前記入力
   画像信号に同期して乱数を発生する乱数発生手段と、 前記入力手段で入力された画像信号の所定位置のビット
   信号と前記乱数発生手段で発生した乱数との論理演算を
   行う演算手段と、 該演算手段での演算結果を前記所定位置のビット信号と
   置き換えて出力する出力手段とを備えること、を特徴と
   する画像処理装置。
2. （２）前記乱数発生手段は、少なくとも一画像の出力が
   終了した時点で乱数の１周期としたことを特徴とする請
   求項第１項記載の画像処理装置。