JPH03140267A - 画像データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばページプリンタなどにおいて好適に
実施される画像データ処理装置に関する。

〔従来の技術〕

たとえばページプリンタ等ではビットマツプデータやコ
ード化された文字あるいは図形データ（以下「コード化
データ」という）などの画像データに基づいて印字が行
われる。ページプリン＆ 々は画像データ処理装置が備えており、入力された画像
データは、まず画像データ処理装置によって処理される
。このような画像データ処理装置の従来例を第９図に示
す。

１０１は本画像処理装置の全体的な制御を行う主制御回
路（ＣＰＵ）　、１０２はＣＰＵｌ０Ｉのメインメモリ
、１０３は外部のホストコンピュータ等から画像データ
を入力するためのインターフェース回路（ｒ／Ｆ）　、
１０４はプリンタエンジンへ出力するビットイメージデ
ータ（ビットマツプデータ）を入れるページメモリ、１
０５はＣＰＵｌ０Ｉがページメモリ１０４をアクセスす
る際、そのコントロールを行うメモリコントローラ、１
０６はＤＭＡコントローラである。

つぎにこの画像データ処理装置のバス構成について説明
する。１１０はコントロールバス、１１１はアドレスバ
ス、１１２はデータバスであり、図のように各部に接続
される。１１７はページメモリ１０４のアドレスバスで
ある。

次にＣＰＵｌ０Ｉのアドレスマツピングを説明する。第
４図にその例を示す。３０１はＣＰＵ１０１の全アドレ
ス空間、３０２は実装ＲＡＭのアドレス空間、３０３は
入出力用のアドレス空間（Ｉｌｏ）であり、上記１７Ｆ
１０３に割り当てられている。３０５は実装ＲＯＭのア
ドレス空間であり、アドレス空間３０２，３０５が割り
当てられる実装ＲＡＭ、実装ＲＯＭは前記メインメモリ
１０２を構成している。

３０６はページメモリ１０４のアドレス空間である。こ
のアドレス空間３０６はプリントサイズ、ドツト密度に
比例して大きくなり、ＣＰＵ１０１の全アドレス空間３
０１と比較しても、相当の割合あるいはそれ以上の大き
さとなる。このためＣＰＵｌ０Ｉがページメモリ１０４
をアクセスする場合、ページメモリアドレスのバンク切
り替えを行い、ＣＰＵメモリ空間のウィンドウメモリ１
０４全体の幅を持ったアドレスバスである。

次に画像データの入出力動作について説明する。

入力データはインターフェースバス１１５、インターフ
ェース回路１０３を介して入力する。

入力データが制御データの場合、そのデータはメインメ
モリ１０２にロードされ、ＣＰＵｌ０ＩたＣＰＵｌ０Ｉ
がキャッシュメモリを持つ場合には、それを利用しても
良い。

入力データが文字コードのようなコード化されたデータ
の場合、ＣＰＵ１０１はその入力データをメインメモリ
にロードし、ビットマツプ展開を行う。この後、展開さ
れたビットマツプデータをページメモリ１０４へ書き込
む。

入力データがビットマツプデータ、すなわち印写ページ
のビットイメージデータの場合、ＣＰＵ１０１はＤＭＡ
コントローラ１０６のアドレス、転送カウンタをセット
する。次にインターフェース回路１０３はページメモリ
１０４ヘビツトマツプデータのＤＭＡ転送をおこなう。

入力データにおいて、１ページの中にコード化データと
ビットマツプデータが混在する場合ジメモリ１０４へＤ
ＭＡ転送する。このビットマツプデータの転送中は、Ｃ
ＰＵｌ０Ｉ側のノクスはＤＭＡコントローラ１０６の制
御下にあり、ＣＰＵｌ０Ｉは動作不可能であるため、イ
ンターフェース回路１０３からページメモリ１０４上へ
のＤＭＡ転送終了後、ＣＰＵｌ０Ｉはメインメモリ１０
２上のコード化データのビットマツプ展開演算を行い、
次にメインメモリ１０２上にバッファリングしたビット
マツプデータをページメモリに書き込む。

以上の動作の後ページメモリ１０４上のビットマツプデ
ータは出力バッファ１０７を介して、また必要に応じて
マスキング、ガンマ処理をこの後行って（回路に図示せ
ず）、データバス１１９からプリンタエンジンへ出力す
る。

〔発明が解決しようとする課題〕

プリンタの高速化、その出力の高品位化の要求の増大に
伴い、プリンタの制御を行うＣＰＵ１０１の負荷はきわ
めて重いものとなっている。

すなわちＣＰＵｌ０Ｉはテキストデータのアウトライン
フォント等のフォント展開、グラフィックコードデータ
のビットマツプ展開といったコード化データ処理を高速
で実行しなければならない。

一方でテキストデータ、グラフィックコードデータ、だ
けでなく自然画像等のイメージデータも同時に印写する
要求も高まりつつある。このイメージデータはビットマ
ツプデータであり、テキストデータ、グラフィックコー
ドデータ、すなわちコード化データに比較してデータ量
はきわめて大きくなり、ホストコンピュータ等からプリ
ンタへイメージデータを転送するために長時間を必要と
する。このような大量のデータを高速でプリンタへ転送
する場合、一般的には、入力されるイメージデータをペ
ージメモリ１０４上にＤＭＡ転送すればよい。ところが
ページメモリ１０４がＣＰＵ１０１のメモリ空間３０１
上にマツピングされている場合ＤＭＡ転送を行うとき、
データバス１１２およびアドレスバス１１１はＤＭＡコ
ントローラ１０６の管理下におかれＣＰＵｌ０Ｉは停止
状態になる。同一ページにイメージデータおよびテキス
トデータがあり、テキストデータのフォント展開をおこ
なわなければならないような場合、このイメージデータ
転送中のＣＰＵｌ０Ｉの停止時間はＣＰＵｌ０Ｉにとっ
ては無駄な時間となり、プリンタの速度低下の原因とな
る。

本発明の目的は、上記課題を解決し、時間的な無駄を省
き、画像データの処理速度を向上した画像データ処理装
置を提供することである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明に従う画像データ処
理装置は、画像データをストアするメモリと、前記メモ
リのアドレスを指定する第１アドレス指定手段と、第１
アドレス指定手段とは独立に前記メモリのアドレスを指
定可能な第２アドレス指定手段とを備える。

〔作用〕

本発明に従えば、第２アドレス指定手段は第１アドレス
指定手段の動作とは独立してメモリのアドレスを指定す
ることができるので、第１アドレス指定手段の処理に並
行して、第２アドレス指定手段のアドレス指定によるメ
モリの入出力動作を行うことができる。

〔実施例〕

本発明の実施例の画像データ処理装置を第１図に示す。

１０１はこの画像データ処理装置の全体的な制御を行い
、第１アドレス指定手段であるＣＰＵ、１０２はＣＰＵ
ｌ０Ｉのメインメモリ、１０３は外部のホストコンピュ
ータ等から画像データを入力するためのインターフェー
ス回路、１０４はプリンタエンジンへ出力するビットイ
メージデータを入れるページメモリ、１０５はＣＰＵｌ
０Ｉがページメモリ１０４をアクセスする際、そのコン
トロールを行うメモリコントローラ、１０６は第２アド
レス指定手段であるＤＭＡコントローラである。

次にこの画像データ処理装置のバス構成について説明す
る。１１０はコントロールバス、１１１はアドレスバス
、１１２〜１１４はデータバスであり、ＣＰＵｌ０Ｉ、
メインメモリ１０２、メモリコントローラ１０５、ＤＭ
Ａコントローラ１０６および出力バッファ１０７に接続
される。

１１８はページメモリ１０４のアドレスバスであり、メ
モリコントローラ１０５およびアドレスバスからのバス
１１７と、メモリコントローラ１０５からのバス１１６
とがスイッチユニット１０９によって切換えて接続され
る。スイッチユニット１０９はコントロールバス１１０
からの制御信号に基づいて動作モードに応じて、接続を
切り替える。またＩ／Ｆ１０３はコントロールバス１１
０、アドレスバス１１１およびデータバス１１３に接続
され、データバス１１３はスイッチユニット１０８によ
って、データバス１１２とページメモリ１０４へのデー
タバス１１４とに切換えて接続される。スイッチユニッ
ト１０８の構゛友例を第２図に示す。

第２図（１）のスイッチユニット１０８ａではＣＰＵ１
０１はコントロールバス１１０、デコーダ２０４を介し
て、データバス１１２〜１１４間のスイッチ２０１〜２
０３いずれか一箇所をオンにする。これにより、データ
バス１１２〜１１４のいずれか２本が接続される。

また第２図（２）に示されるスイッチユニット１０８ｂ
ではＣＰＵｌ０Ｉはコントロールバス１１０１デコーダ
２０５を介して、スイッチ２０６．２０７のいずれか１
つをオンにする。

これによってデータバス１１３は、データバス１１２ま
たはデータバス１１４のいずれか１つに接続される。

一方ＤＭＡコントローラ１０６はＣＰＵｌ０Ｉ側へのア
ドレスバス１１１とページメモリ１０４へのアドレスバ
ス】１６を別々にコントロールするため、アドレスバス
を２系統有する。

このようなりＭＡコントローラ１０６は第３図に示され
る。このＤＭＡコントローラ１０６はレジスタ１６２〜
１６６を含み、各レジスタ１６２〜１６６にはアドレス
バス１１１によって指定されるアドレスが割り当てられ
ている。これによってＣＰＵｌ０Ｉはデータバス１１２
から各レジスタ１６２〜１６６に所望の値を設定する。

レジスタ１６２はＤＭＡコントローラ１０６の動作の制
御データを設定するために設けられる。ＤＭＡコントロ
ーラ１０６は２つのチャンネル１６１　ａ。

１６１ｂを有しており、レジスタ１６２の設定値によっ
ていずれか一方の動作が行なわれる。

チャンネル１６１ａはアドレスバス１１１によって指定
されるデータ転送に関連しており、レジスタ１６３には
データ転送開始アドレスがストアされ、レジスタ１６４
にはデータ転送すべきデータ量がストアされる。またチ
ャンネル１６１ｂはアドレスバス１１６によりて指定さ
れるデータ転送に関連しており、レジスタ１６５にはデ
ータ転送開始アドレスがストアされ、レジスタ１６６に
はデータ転送すべきデータ量がストアされる。

次にＣＰＵｌ０Ｉのアドレスマツピングを説明する。第
４図にその例を示す。３０１はＣＰＵ１０１の全アドレ
ス空間、３０２は実装ＲＡＭのアドレス空間、３０３は
入出力用のアドレス空間（Ｉｌｏ）であり、上記Ｉ／Ｆ
１０３に割当てられている。３０５は実装ＲＯＭのアド
レス空間であり、アドレス空間３０２，３０５が割当て
られる実装ＲＡＭ、実装ＲＯＭは前記メインメモリ１０
２を構成している。

３０６はページメモリ１０４のアドレス空間である。こ
のアドレス空間３０６はプリントサイズ、ドツト密度に
比例して大きくなり、ＣＰＵ１０１の全アドレス空間３
０１と比較しても、相当の割合あるいはそれ以上の大き
さとなる。このためＣＰＵｌ０Ｉがページメモリ１０４
をアクセスする場合、ページメモリアドレスのバンク切
り替えを行い、ＣＰＵメモリ空間のウィンドウ３０４か
らアクセスする。このバンク切り替えはメモリコントロ
ーラ１０５が行なう。すなわち、アドレスバス１１７は
ＣＰＵアドレスバス１１１にアドレスコントローラ１０
５出力を加えたベーンメモリ１０４全体の幅を持ったア
ドレスバスである。

またＤ　Ｍ　Ａコントローラ１０６のページメモリ１０
４とのアドレスバス１１６はページメモリ１０４全体を
アクセスする幅を持つ。ページメモリ１０４に接続して
いるアドレスバス１１８は、上述したアドレスバス１１
６．１１７をスイッチユニット１０９で動作モードに応
じて切り替えたものである。

以下、第５図のフローチャートを参照して動作を説明す
る。

通常の状態ではデータバス１１３はデータバス１１２と
接続され、（すなわち第２図（１）においてスイッチ２
０１．２０２はオフ、スイッチ２０３はオン）、ページ
メモリ１０４のアドレスバス１１８はＣＰＵｌ０Ｉ側１
１７と接続されている。したがってステップＳ１で入力
されたデータはインターフェースバス１１５、インター
フェース回路１０３、データバス１１３を介してデータ
バス１１２に導出される。

入力データとしてまず、制御データが入力されるが、次
に画像データを伴わない制御データである場合、その制
御データはメインメモリ１０２にロードされ、ＣＰＵｌ
０Ｉはそれに応じた制御処理を行う（ステップＳ２、Ｓ
３）。この制御データのロードはＤＭＡ転送で行っても
良い。またＣＰＵｌ０Ｉがキャッシュメモリを持つ場合
には、それを利用しても良い。

ステップＳ２において、入力された制御データが画像デ
ータを伴う場合には、ステップＳ２からステップＳ４に
移って入力される画像データの種類に応じて処理動作が
分岐する。

画像データが文字コードのようなコード化されたデータ
（コード化データ）の場合にはステップＳ５でコード化
データをメインメモリ１０２にロードし、ＣＰＵ１０１
はそのビットマツプ展開（テキスト処理）を行い（ステ
ップＳ６）、次にスイッチユニット１０８ａのスイッチ
２０２をオン、その他のスイッチ２０１，２０３をオフ
としてデータバス１１２をデータバス１１４へ接続しく
ステップＳ７）、展開されたイメージデータをページメ
モリ１０４へ書き込む（ステップＳ８）。

画像データがビットマツプデータ（イメージデータ）の
場合、ステップＳ９で、まずＣＰＵ１０１はスイッチユ
ニット１０８ａのスイッチ２０１をオン、その他のスイ
ッチ２０２，２０３をオフとし、すなわちデータバス１
１３をデータバス１１４へ接続し、スイッチユニット１
０９でアドレスバス１１８をＤＭＡコントローラ１０６
側のアドレスバス１１６に切り替えて接続するとともに
（ステップＳ　１０）　、ＤＭＡコントローラ１０６の
ページメモリ１０４側のレジスタ１６５のスタートアド
レス、レジスタ１６６の転送カウンタおよびレジスタ１
６２の制御データをセットする（ステップ５１１）。次
にインターフェイス回路１０３はページメモリ１０４ヘ
イメージデータのＤＭＡ転送をおこなう（ステップ５１
２）。

−百分の画像データにコード化データとビットマツプデ
ータ（イメージデータ）とが混在している場合には、ま
ずコード化データをメインメモリ１０２にロードする（
ステップ５１３）。

この後ＣＰＵｌ０Ｉは、スイッチユニット１０８におい
てはデータバス１１３とデータバス１１４とを接続させ
（ステップ５１４）、またスイッチユニット１０９にお
いてはアドレスバス１１８とアドレスバス１１６とを接
続させる（ステップ５１５）。この後ステップＳ１６で
ＤＭＡコントローラ１０６のページメモリ１０４側のレ
ジスタ１６５のスタートアドレス、レジスタ１６６の転
送カウンタおよびレジスタ１６２の制御データをセット
する。さらにステップＳ１７でインターフェイス回路１
０３はページメモリへイメージデータのＤＭＡ転送を開
始させる。この後ステップＳ１８でメインメモリ１０２
のコード化データのビットマツプ展開（テキスト処理）
を開始する。したがってこのときには、ＤＭＡ転送とテ
キスト処理とが並列して行われる。

上記ＤＭＡ転送およびテキスト処理が終了すると（ステ
ップ５１９）、前述したステップＳ７、ステップＳ８に
移ってテキスト処理によってメインメモリ１０２上にバ
ッファリングされているビットマツプデータがページメ
モリ１０４に書き込まれ、これのよってコード化データ
とイメージデータの合成が行われる。

上記ステップＳ５およびステップＳ１３におけるコード
化データの転送はＤＭＡ転送によって行うこともできる
。この場合には、スイッチユニット１０８ではデータバ
ス１１２とデータバス１１４とを接続し、スイッチユニ
ット１０９ではアドレスバス１１７とアドレスバス１１
８とを接続する。

この後Ｄ　Ｍ　Ａコントローラ１０６に所定の値をセッ
トし、ＤＭＡ転送を行う。

以上の動作の後、ページメモリ１０４上のイメージデー
タは出力バッファ１０７を介して、プリンタエンジンへ
出力する。このとき必要に応じてマスキングやガンマ処
理などのデータ処理が施される。

このように本実施例では、−百分の画像データがコード
化データとイメージデータとを含む場合に、まずデータ
バス１１３をデータバス１１２側にセットし、コード化
データをメインメモリ１０２へ転送する。つぎにデータ
バス１１３を１１４側へ、アドレスバス１１８をＤＭＡ
コントローラ１０８側１１６に切り替え、ビットマツプ
データをページメモリ１０４へＤＭＡ転送する。

このビットマツプデータの転送中、ＣＰＵｌ０Ｉ側のバ
ス１１１，１１２はページメモリ１０４と切り離されて
おりＣＰＵｌ０Ｉは動作可能であるため、メインメモリ
１０２上でコード化データのビットマツプ展開演算が可
能である。

本発明の他の実施例としてページメモリ１０４としてデ
ュアルポートページメモリ１０４ａを使用した場合の構
成を第６図に示す。第６図において４０１はアドレスカ
ウンタであり、プリンタエンジン側からライン４０２を
介して送られてくるクロック信号をカウントしてページ
メモリ１０４ａに出力する。この場合ページメモリ１０
４ａのアドレスは順次インクリメントあるいはデクリメ
ント指定されるのでアドレスカウンタ４０１は単純なア
ップダウンカウンタでよく、デュアルポートページメモ
リ１０４ａに内蔵されてもよい。

この実施例ではページメモリ１０４ａのイメージデータ
は、アドレスカウンタ４０１によってアドレス指定され
るデータが、出力バス４０３から順次プリンタエンジン
に出力される。

この場合ＣＰＵｌ０Ｉの処理データ量、あるいはページ
メモリ１０４ａへのＤＭＡ転送データ量から処理時間を
計算し、処理終了に先行してブリデュアルポートページ
メモリを使用した別の構成例を第７図に示す。

ページメモリ１０４ａのアドレスポートの一方はＣＰＵ
側のアドレスバス１０７に接続し、もう一方はＤＭＡコ
ントローラ１０６のアドレスバス１１８に接続する。し
たがってこの場合にはスイッチユニット１０９はない。

このアドレスバス１１６に対応するデータバスは５０３
である。インク−フェース回路１０３からビットマツプ
データを入力しページメモリ１０４にＤＭＡ転送する場
合は、スイッチ５０】はインターフェース側データバス
１１３とＣＰＵ側データバス１１２を切り離し、スイッ
チ５０２はページメモリのデータバス５０３をインター
フェース側データバス１１３と接続する。このスイッチ
制御はコントロール線５０５を通じてＣＰＵｌ０Ｉが行
う。

ページメモリからプリンターエンジンへのデータ出力は
スイッチ５０１をオン、５０２をデータバス５０３がプ
リンタエンジンへの出力バス５０４側へ切り替えて行う
。このときプリンタエンジンへのデータ転送はＤＭＡコ
ントローラ１０６によるＤＭＡ転送となる。

第８図は本発明のさらに他の実施例を示す。この実施例
ではスイッチ６０１．６０２の接続状態でコード化デー
タのメインメモリ１０２への転送を行い、スイッチ６０
１．６０２を遮断状態にしてイメージデータのページメ
モリ１０４へのＤＭＡ転送とＣＰＵｌ０Ｉによるテキス
ト処理との並列処理を行う。この場合ページメモリ１０
４へのＤＭＡ転送におけるアドレス指定は、ＤＭＡコン
トローラ１０６によってアドレスバス１１６．１１８を
介して行われるが、アドレスバス１１７を直接ページメ
モリ１０４に接続し、ＤＭＡコントローラ１０６および
メモリコントローラ１０５によってアドレス指定するよ
うにしてもよい。この場合にはＤＭＡコントローラ１０
６は２チヤンネルの動作モードを有していなくてもよい
。

上述した実施例は、いずれもＣＰＵｌ０Ｉからページメ
モリ１０４のアドレス指定をする際、バンク切り替えを
行っている場合であったが、アドレス空間の大きいＣＰ
Ｕを使用した場合などにおいては、必ずしもバンク切り
替えをする必要はな置などの補助記憶装置を使用し、い
わゆる仮想記憶方式を用いた構成とすることもできる。

〔発明の効果〕

以上述べたように、テキスト、グラフィックといったコ
ード化データとイメージデータ等のビットマツプデータ
を同時に処理しなければならない場合、ビットマツプイ
メージデータをホストから転送中にもＣＰＵを有効に動
作させることが可能となることにより、ページプリンタ
等の高速化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の画像データ処理装置の構成
を示すブロック図、 第２図は第１図示の画像データ処理装置のスイッチユニ
ット１０８の構成例を示すブロック図、 第３図は第１図示の画像データ処理装置のＤＭＡコント
ローラ１０６の構成を示すブロック図、第４図はＣＰＵ
ｌ０Ｉのアドレスマツプを示す図、 第５図は第１図示の画像データ処理装置の動作を説明す
るためのフローチャート、 第６図〜第８図は本発明の他の実施例の構成を示すブロ
ック図、 第９図は従来技術の画像データ処理装置の構成を示すブ
ロック図である。 １０１・・・ＣＰＵ。 １０２・・・メインメモリ、 １０３・・・インターフェース回路、 １０４・・・ページメモリ、 １０５・・・メモリコントローラ、 １０６・・・ＤＭＡコントローラ、 １０８・・・データバス切り替えスイッチユニット、 １０９・・・アドレスバス切り替えスイッチユニット、 １１１．１１６〜１１８・・・アドレスバス、１１２〜
１１４・・・データバス Ｔ″３ＵＳ３ ｖ４−口 ２ｒパ

Claims (1)

【特許請求の範囲】
1. 画像データをストアするメモリと、前記メモリのアドレ
   スを指定する第１アドレス指定手段と、第１アドレス指
   定手段とは独立に前記メモリのアドレスを指定可能な第
   ２アドレス指定手段とを含むことを特徴とする画像デー
   タ処理装置。