JPH0314032A - 電子機器の活性保守方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、電子機器が活性中すなわち動作中に交換あ
るいは増設するため、新たに挿着接続された例えば記憶
装置などの電子回路を形成したプリント板ユニットを試
験することができる電子機器の活性保守方式に関し、 電子機器に新たに挿着接続されたプリント仮ユニットを
、その不良により他のプリント板ユニットを誤動作させ
ることなく、試験することができるようにすることを目
的とし、 電子機器の活性中に新たに挿着接続された電子回路を形
成したプリント板ユニットに設けた、このプリント板ユ
ニットが電子機器の電子回路に挿着接続されて電源が供
給された時に電源供給時の、このプリント板ユニットに
設けた各電子回路の動作を初期化するためのリセット信
号発生回路と、このリセット信号発生回路からのリセッ
ト信号の入力によりこのプリント板ユニットを試験モー
ドに設定し、主制御回路からの試験モード解除信号の入
力により試験モードの解除を行う試験モード設定解除手
段と、この試験モード設定解除手段からの試験モード信
号の入力により、試験モード時にこのプリント板ユニッ
トからデータを出力するタイミングで実際のデータの出
力を抑止し、代わりにデータが出力されるタイミングで
あることを表すチェック信号により、他の既設のプリン
ト板ユニットへ動作状況を通知する動作通知手段と、前
記チェック信号の入力により新たに挿着接続されたプリ
ント板ユニットの異常を検出するよう、既設のプリント
板ユニットに設けた異常検出手段とよりなるものである
。

〔産業上の利用分野〕

この発明は、電子機器が活性中すなわち動作中に交換あ
るいは増設するため、新たに挿着接続された例えば記憶
装置などの電子回路を形成したプリント板ユニットを、
試験することができるとともに、これが不良の場合には
このプリント板ユニットから、例えばデータを出力させ
ないようにした電子機器の活性保守方式に関するもので
ある。

〔従来の技術］ 第４図は従来の電子機器のブロック図の一例であり、バ
ス１を介して、第１の主制御装置（以下、第１のＣＰ　
ｕ　ｔ　という）と、第１の記憶装置Ｍ１と、第２の記
憶装置Ｍ２と、第３の記憶装置Ｍ。

と、第２のＣＰＵ、とがそれぞれ接続されている。

そして、第１、第２のＣＰ　Ｕ＋　、　ＣＰ　Ｕｚは、
第１、第２、第３の記憶装置Ｍｔ　、Ｍｚ　、Ｍ３に対
してデータの読取り（リード）、書込み（ライト）を行
う。

〔発明が解決しようとする課題〕

従来、例えば演算機能を有する電子機器の電子回路が、
種々の電子回路を組み込んだプリント板ユニットの挿着
接続によって構成される場合に、この電子機器に、これ
が活性中に交換あるいは増設のため、新たに挿着接続さ
れたプリント板ユニットが不良であったときに、前記他
のプリント板ユニットの伝送データを破壊する場合があ
ることを説明する。

第５図は第４図に示す従来の電子回路の動作説明図（そ
の１）であり、今、クロック１のタイミングに第１のＣ
ＰＵ、が第１の記憶装置Ｍ、に対してリードアクセス起
動を行い、この第１の記憶装置Ｍ１が動作する。そして
、クロック４のタイミングに第１の記憶装置Ｍ１からデ
ータを送出するとともにそれを第１のＣＰＵ、が読取る
。

この場合、第１のＣＰ　Ｕ　Ｉからのアクセスは第１の
記憶装置Ｍ＋に対してであるので、第２の記憶装置Ｍ２
は動作しない筈であるが、この第２の記憶装置Ｍ２の入
出力制御部のアドレス系が不良の場合、この第２の記憶
装置Ｍ２が動作し、前記第１の記憶装置Ｍ、と同じタイ
ミングで第２の記憶装置Ｍ２から何らかのデータが出力
される。すなわち、第２の記憶装置Ｍ２のアドレス制御
部の不良によって、第１のＣＰＵ、から送られた第１の
記憶装置Ｍ、に対するアクセスで、第２の記憶装置Ｍ２
が誤動作する。

このような異常は、アドレス系の故障およびアドレス制
御部に関係するプリント板ユニットに設けたカードピン
の接触不良などにより起きうる異常である。そして、第
１の記憶装置Ｍ１からのデータと第２の記憶装置Ｍ２か
らのデータがバスファイトし、第１の記憶装置Ｍ、から
の第１のＣＰＵ１への伝送データが破壊される。

また、次のような異常も起きうる。すなわち、第６図に
示す従来例の動作説明図（その２）のように、第２のＣ
Ｐ　Ｕ　ｚが第３の記憶装置Ｍ、に対してリードアクセ
ス起動を行った場合、第３の記憶装置Ｍ、はクロック４
のタイミングで第２のＣＰＵｚヘデータを送出する。し
かし、第２の記憶装置Ｍ２はクロック４のタイミングで
データを送出しない筈であるが、第２の記憶装置Ｍ２の
入出力制御部のタイミング系が不良の場合、クロック４
のタイミングでデータを送出してしまい、第３の記憶装
置Ｍ３から第２のＣＰＵ、ヘデータが伝送される予定の
時、この伝送データをバスファイトにより破壊してしま
う。

正常な動作の場合には、クロック２のタイミングに第１
のｃｐｕ、が第２の記憶装置Ｍ２に対してリードアクセ
ス起動を行い、この第２の記憶装置Ｍ２が動作し、クロ
ック５のタイミングで第２の記憶装置Ｍｔからデータを
送出するとともにそれを第１のＣＰＵ、が読取る。

以上説明したように、従来技術では、新たなプリント板
ユニットが、電子回路に挿着接続された状態で正常動作
することが確認されていないため、もし、その新たなプ
リント板ユニットが異常動作をした場合、動作中の他の
プリント板ユニットの誤動作を引き起こし、電子回路の
一部あるいは全部が異常となる可能性があり、この問題
は電子機器の活性保守を行う際において重大な問題点で
ある。

〔課題を解決するための手段〕

この発明は、前記のような課題を解決するため、第１図
に示すように、電子機器の活性中に新たに挿着接続され
た電子回路を形成したプリント板ユニット２に設けた、 このプリント板ユニット２が電子機器の電子回路に挿着
接続されて電源が供給された時に電源供給時の、このプ
リント板ユニット２に設けた各電子回路の動作を初期化
するためのリセット信号発生回路２ａと、 このリセット信号発生回路２ａからのリセット信号ＳＬ
の入力によりこのプリント板ユニット２を試験モードに
設定し、主制御回路３からの試験モード解除信号Ｓ２の
人力により試験モードの解除を行う試験モード設定解除
手段２ｂと、この試験モード設定解除手段２ｂからの試
験モード信号Ｓ４の入力により、試験モード時にこのプ
リント板ユニット２からデータを出力するタイミングで
実際のデータの出力を抑止し、代わりにデータが出力さ
れるタイミングであることを表すチェック信号Ｓ、によ
り、他の既設のプリント板ユニット６へ動作状況を通知
する動作通知手段２ｃと、 前記チェック信号Ｓ、の入力により新たに挿着接続され
たプリント板ユニット２の異常を検出するよう、既設の
プリント板ユニット６に設けた異常検出手段６ａとより
なる電子機器の活性保守方式である。

〔作用〕 前記のような手段により、電子機器の活性保守における
、プリント板ユニットの交換あるいは増設において、新
たに挿着接続されるプリント板ユニット２が不良である
場合には、それを既設のプリント板ユニット６に設けた
異常検出手段６ａが検出し、その異常通知信号Ｓ７を主
制御回路３に通知し、この主制御回路３が前記試験モー
ド設定解除手段２ｂへ試験モード解除信号Ｓ、を送出せ
ず、前記新たに装着接続されたプリント板ユニット２を
試験モードにし続け、データを出力させないようにし、
データがバスファイトしないようにして、電子機器の異
常を未然に防ぐことができる。

〔実施例〕

以下、この発明の実施例を第１図に従って説明する。

２は新たに挿着接続された例えば記憶装置Ｍ２を形成す
るプリント板ユニットであり、２ａはこのプリント板ユ
ニット２に設けたリセット信号発生回路で、このプリン
ト板ユニット２を電子機器のバックパネル（図示しない
）に挿着して電子回路に接続され、このプリント板ユニ
ット２に電源が供給された時、リセット信号ｓ１を出力
する。

また、このリセット信号Ｓ、はこのプリント板ユニット
２に設けた各電子回路の動作を初期化するためにも使わ
れる。

２ｂは試験モード設定解除手段で、例えばＲ３７９７１
７０７１回路で形成することができ、前記プリント板ユ
ニット２が装着接続され、前記リセット信号発生回路２
ａに電源が供給されたとき、このリセット信号発生回路
２ａから出力されるリセット信号Ｓｌを入力し、このプ
リント板ユニット２を試験モードに設定する。また、こ
の試験モードの解除は、主制御回路３（以下、ＣＰＵ３
と言う）から出力される試験モード解除信号ｓ２を試験
モード設定解除手段２ｂが入力することによって行われ
る。

２ｃはこのプリント板ユニット２からデータが出力され
るタイミングであることを、他の既設のプリント板ユニ
ットに通知する動作通知手段であり、これは一般に、デ
ータバス４にメモリ２ｄがらデータを出力するためのト
ライステート出力回路２ｅをドライブするデータ出力イ
ネーブル信号Ｓ、を、前記試験モード設定解除手段２ｂ
からの試験モード信号Ｓ４とゲートしてオープンコレク
タ素子２ｒをドライブし、チェック信号バス５にチェッ
ク信号Ｓ、を出力する。また、本来のデータ出力イネー
ブル信号ｓ３は、前記試験モード信号Ｓ４とＮＯＴ素子
２ｇおよびＡＮＤ素子２ｈによる逆論理でゲートする。

　ここで、オープンコレクタ素子２ｆを用いる理由は、
一般に活性保守を行うプリント板ユニットは電子機器に
複数枚あり、それらのプリント板ユニットがらのチェッ
ク通知を一本のチェック信号バス５で共用するためであ
る。前記データ出力イネーブル信号ｓ３は、このプリン
ト板ユニット２に設けた図示しない電子回路で作られる
。

６は例えばデータを受信する側のＣＰＵなどの電子回路
を形成した既設のプリント板ユニットであり、６ａはこ
の既設のプリント板ユニット６に設けた異常検出手段で
ある。

このプリント板ユニット６では、このプリント板ユニッ
ト６に設けた図示しない電子回路で作られたデータ受取
タイミング信号Ｓ６でデータを受は取る。データ受取り
タイミングの時、前記プリント板ユニット２に設けた動
作通知手段２ｃから送出されるチェック信号Ｓ、がオン
であったならば、このデータ受取タイミング信号Ｓｈが
前記異常検出手段６ａに印加されるタイミングと、前記
動作通知手段２ｃからのチェック信号Ｓ、が異常検出手
段６ａに印加されるタイミングとが一致したときに、異
常通知信号Ｓ、を異常通知信号バス７に送出し、前記プ
リント板ユニット２の異常をＣＰＵ３に通知する。

この場合はＣＰＵ３から試験モード解除信号Ｓ２が、試
験モード解除信号バス８を介して前記プリント板ユニッ
ト２の試験モード設定解除手段２ｂに送出されないので
、このプリント板ユニット２は何時までも試験モードで
あり、メモリ２ｄからトライステート出力回路２ｅを介
してデータバス４にデータを送出しない。

前記異常検出手段６ａは、Ｄ−フリップフロップ回路な
どで形成することができる。

６ｂは前記データバス４がらバッファ６ｃを介してデー
タを受信するプリント板ユニット６に設けたデータ受取
手段であり、前記データ受取タイミング信号Ｓ６と既設
の他のプリント板ユニットからのデータのタイミングが
一致したとき、そのデータを受取り、データ処理部６ｄ
に記憶させる。

なお、図示しないが、データ処理部６ｄがらデータをデ
ータバス４に送出するためのデータ送出手段が設けられ
ている。

また、前記異常検出手段６ａおよびデータ受取手段６ｂ
と同じ機能を有する手段が、前記新たに挿着接続された
プリント板ユニット２にも設けることができ、また、前
記リセット信号発生回路２ｍと試験モード設定解除手段
２ｂと、動作通知手段２ｃと、トライステート出力回路
２ｅと同様の機能を有する手段および回路を既設のプリ
ント板ユニット６に設けることもできる。

以上説明したように構成したこの発明の動作を、第２図
に示すこの発明の動作説明（そのｌ）に従って説明する
。

今、クロック１のタイミングにプリント板ユニット６（
以下、ＣＰＵ６と言う）が、例えば前記既設のプリント
板ユニット９（以下、第１の記憶装置Ｍ１という）に対
してリードアクセス起動を行った場合、この第１の記憶
装置Ｍ、からのデータの受取タイミングクロックはクロ
ック３の後縁でオンになる。

また、前記新たに挿着接続されたプリント板ユニット２
（以下、第２の記憶装置Ｍ２という）は、これが電子機
器のバックパネルに挿着され、前記リセット信号発生回
路２ａの動作により、リセット信号Ｓ１が試験モード設
定解除手段２ｂに入力されて、試験モードに設定されて
いる。

今、第２の記憶装置Ｍｔがそのアドレス系の不良の際に
、ＣＰＵ６が第１の記憶装置Ｍ、へのリードアクセス起
動を開始してしまった時、この第１の記憶装置Ｍ１はク
ロック４のタイミングでＣＰＵ６に対してデータを送出
する。また、この第２の記憶装置Ｍ２もクロック４のタ
イミングでデータを送出しようとする。しかし、前記試
験モード信号Ｓ４がオンであるので、前記動作通知手段
２ｃから出力され前記トライステート出力回路２ｅに印
加される出力ドライバーイネーブル信号Ｓ、はローレベ
ルとなり、このトライステート出力回路２ｅがハイイン
ピーダンスとなって、メモリ２ｄからのデータはデータ
バス４に出力されず、その代わりに動作通知手段２ｃか
ら出力されるチェック信号Ｓ、がオンになる。一方、Ｃ
ＰＵ６に設けた異常検出手段６ａでは、データ受取タイ
ミングクロックでチェック信号Ｓ、を受信し、異常であ
ることを検出し、その異常通知信号Ｓ７を異常通知信号
バス７を介してＣＰＵ３に通知し、このＣＰＵ３は前記
試験モード設定解除手段２ｂへ試験モード解除信号Ｓ２
を送出しないようにして、この第２の記憶装置Ｍ、（プ
リント板ユニット２）を試験モードにし続け、この第２
の記憶装置Ｍ２からデータを送出させないようにする。

また、第３図に示すこの発明の動作説明（その２）のよ
うに、ＣＰＵ３が第２の記憶装置Ｍ２に対してリードア
クセス起動を行った場合、この第２の記憶装置Ｍ２のタ
イミング系の不良で次のクロックでデータを送出しよう
とした時、そのタイミングが第３の記憶装置Ｍ、からＣ
ＰＵ６へのデータの伝送タイミングであった場合にも同
様にして、ＣＰＵ６で第２の記憶装置Ｍｔの異常が検出
され、この第２の記憶装置１ｇ　　（プリント板ユニッ
ト２）を構成するメモリ２ｄからのデータの出力を制御
するトライステート出力回路２ｅをハイインピーダンス
にして、データを出力しないようにする。

以上の説明において、異常が検出されてからの動作は、
様々な方法が考えられるが、ここではその説明を割愛す
る。

〔発明の効果〕

以上説明したように、この発明によって、電子機器の活
性保守における、プリント板ユニットの交換あるいは増
設において、薪たに挿着接続されるプリント板ユニット
の不良によって、既設のプリント板ユニットからの例え
ばデータをバスファイトさせるおそれをなくし、バスフ
ァイトによって引き起こされる電子機器の異常を未然に
防ぐことができ、電子機器の信頼性を高めることが可能
となる。

【図面の簡単な説明】 第１図はこの発明の実施例を示す図、第２図はこの発明
の動作説明図（その１）、第３図はこの発明の動作説明
図（その２）、第４図は従来の電子機器のブロック図の
一例、第５図は従来例の動作説明図（その１）、第６図
は従来例の動作説明（その２）である。 １・・・バス、 ２・・・プリント板ユニット、 ２ａ・・・リセット信号発生回路、 ２ｂ・・・試験モード設定解除手段、 ２ｃ・・・動作通知手段、 ２ｄ・・・メモリ、 ２ｅ・・・トライステート出力回路、 ２ｆ・・・オープンコレクタ素子、 ２ｇ・・・ＮＯＴ素子、 ２ｈ・・・ＡＮＤ素子、 ３・・・ＣＰＵ。 ４・・・データバス、 ５・・・チェック信号バス、 ６・・・プリント板ユニット、 ６ａ・・・異常検出手段、 ６ｂ・・・データ受取手段、 ６ｃ・・・バッファ、 ６ｄ・・・データ処理部、 ７・・・異常通知信号バス、 ８・・・試験モード解除信号バス。 ９・・・プリント板ユニット、 Ｓｌ・・・リセット信号、 Ｓ！・・・試験モード解除信号、 Ｓ３・・・データ出力イネーブル信号、Ｓ４・・・試験
モード信号、 Ｓ、・・・チェック信号、 Ｓ６・・・データ受取タイミング信号、Ｓ、・・・異常
通知信号、 Ｓ、・・・出力ドライバーイネーブル信号。 クロック ２ この発明の動作説明図（そのｌ） 従来例 クロ７り この発明の動作説明ｃ！＋（その２） 従来例の動作説明図（その１） 第５図

Claims (1)

1. 【特許請求の範囲】 電子機器の活性中に新たに挿着接続された電子回路を形
   成したプリント板ユニット（２）に設けた、 このプリント板ユニット（２）が電子機器の電子回路に
   挿着接続されて電源が供給された時に電源供給時の、こ
   のプリント板ユニットに設けた各電子回路の動作を初期
   化するためのリセット信号発生回路（２ａ）と、 このリセット信号発生回路（２ａ）からのリセット信号
   （Ｓ＿１）の入力によりこのプリント板ユニット（２）
   を試験モードに設定し、主制御回路（３）からの試験モ
   ード解除信号（Ｓ＿２）の入力により試験モードの解除
   を行う試験モード設定解除手段（２ｂ）と、この試験モ
   ード設定解除手段（２ｂ）からの試験モード信号（Ｓ＿
   ４）の入力により、試験モード時にこのプリント板ユニ
   ット（２）からデータを出力するタイミングで実際のデ
   ータの出力を抑止し、代わりにデータが出力されるタイ
   ミングであることを表すチェック信号（Ｓ＿５）により
   、他の既設のプリント板ユニット（６）へ動作状況を通
   知する動作通知手段（２ｃ）と、 前記チェック信号（Ｓ＿５）の入力により新たに挿着接
   続されたプリント板ユニット（２）の異常を検出するよ
   う、既設のプリント板ユニット（６）に設けた異常検出
   手段（６ａ）とよりなる電子機器の活性保守方式。