JPH0314052A

JPH0314052A - 携帯可能媒体

Info

Publication number: JPH0314052A
Application number: JP1148993A
Authority: JP
Inventors: Kiyoyoshi Nara; 精悦奈良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-12
Filing date: 1989-06-12
Publication date: 1991-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的］（産業上の利用分野）この発明は、たとえばＣＰＵ１データメモリ、内部バッ
テリなどを内蔵し、電卓、時刻表示などのカード単体で
用いたり、端末機に挿入することにより用いる多機能の
ＩＣカードなどの携帯可能媒体に関する。

（従来の技術）従来、ＣＰＵ　（制御素子）、データメモリなどを内蔵
し、キーボード、表示部などを有し、電車、時刻表示な
どでカード単体で用いたり、端末機に挿入することに用
いられる多機能のＩＣカードが開発されている。上記Ｃ
ＰＵ、データメモリなどはＬＳＩ化されて内蔵されてい
る。

このようなＩＣカードでは、客先提出仕様書にしたがっ
てプログラムの検討を行った後、プログラムの設計、デ
パック、試験などの作業を経て、ＬＳＩの製造をマスク
設計から新規に行うようになっている。この場合、基本
機能はすべて、マスクＲＯＭによって構成されるプログ
ラムメモリに搭載された構成となっている。

このため、仕様変更、機能追加を行う場合、その都度Ｌ
ＳＩを製作するため、ＬＳＩの価格つまりＩＣカードの
価格が高価格化するばかりでなく、開発期間が長くなる
という欠点がある。

（発明が解決しようとする課題）上記のように、価格が高価格化し、開発期間が長くなる
という欠点を除去するもので、価格の高価格化を防ぎ、
開発期間の短縮化を図ることができる携帯可能媒体を提
供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明゛の携帯可能媒体は、制御素子と記憶手段とを
有するものにおいて、上記記憶手段は基本機能を記憶す
る書き替え不可能な第１の記憶エリアとユーザ用のアプ
リケーションプログラムが記憶可能でしかもアクセスが
禁止される禁ＩＦエリアを有する書き替え可能な第２の
記憶エリアとを有し、上記アプリケーションプログラム
で上記第２の記憶エリアの禁止エリアのアクセスを検出
する手段と、この検出手段により禁止エリアへのアクセ
スが検出された際、上記アプリケーションプログラムの
実行を禁止する禁止手段から構成されるものである。

（作用）この発明は、制御素子と記憶手段とを有するものにおい
て、上記記憶手段は基本機能を記憶する書き替え不可能
な第１の記憶エリアとユーザ用のアプリケーションプロ
グラムが記憶可能でしかもアクセスが禁止される禁止エ
リアを有する書き替え可能な第２の記憶エリアとを有し
、上記アプリケーションプログラムで上記第２の記憶エ
リアの禁止エリアのアクセスを検出し、この禁止エリア
へのアクセスが検出された際、上記アプリケーションプ
ログラムの実行を禁止するようにしたものである。

（実施例）以下、この発明の一実施例について、図面を参照して説
明する。

第２図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を有する多機能カードである。た
とえば、端末機（図示しない）と連動して使用するオン
ライン機能、ＩＣカード１０が単体で動作するオフライ
ン機能、および時計のみをカウントしている待ち状態を
有している。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻モード、住所、氏名、電話番号等を登録
したり、読出したりする電子ノート（電子帳）モード、
あるいはＩＣカード１０を複数のクレジットカードとし
て利用する買物モードなど単独で使用できるものとなっ
ている。

上記買物モードは、ＩＣカード１０の中に使用残高、有
効期限、買物記録等を記憶しておき、買物するたびに使
用した金額をＩＣカード１０内の残高から差引くととも
に買物情報を記録するものである。上記ＩＣカード１０
内の残高および有効期限が切れた場合は、契約銀行より
秘密コードを発行してもらうことにより、更新されるよ
うになっている。

上記ＩＣカード１０の表面にはカードの規格にあった位
置に配置されたコンタクト部１１．２０キーからなるキ
ーボード部１２、およびこのキーボード部１２の上面に
配置され、液晶表示素子で形成される表示部１３が設け
られている。

上記コンタクト部１１は、たとえば複数の端子１１８〜
ｌｌｆによって構成されており、動作用の電源電圧（Ｖ
ｃｃ、＋５Ｖ）用、ＥＥＰＲＯＭの書込電源電圧（Ｖｐ
ｐ）用、接地用、クロック信号用、リセット信号用、デ
ータ入出力用の端子からなっている。

上記キーボード部１２はカードの種類つまり種々のクレ
ジットカード、キャッシュカードなどに対応する処理を
選択する選択キー（ＴＩ、Ｔ２、Ｔ３、Ｔ４）１２　ａ
、テンキー１２　ｂ　ｓ　７　ｙ　ンクションキーとし
ての４則演算キーつまり加算（＋）キー１２ｃ１減算（
−）キー１２ｄ１除算（÷）キー１２ｅ１乗算（Ｘ）キ
ー１２ｆ１少数点（、）キー１２ｇ１およびイコール（
−）キー１２ｈによって構成されている。

上記加算キー１２ｃは、ＮＥＸＴキーつまりオフライン
における日付、時刻表示中にモードを選択するモード選
択キーとして用いられ、上記減算キー１２ｄはＢＡＣＫ
キーつまり表示部１３の表示状態を前に戻すキーとして
用いられ、上記乗算キー１２ｆは開始キーとして用いら
れ、上記小数点キー１２ｇはＮＯキー、終了キーとして
用いられ、上記イコールキー１２ｈはＹＥＳキー、パワ
ーオンキーとして用いられるようになっている。

たとえば、パワーオンキーとしてのイコールキー１２ｈ
が押されると、後述するＣＰＵはＨＡＬＴ状態が解除さ
れ、動作開始用メツセージの時刻、目付を表示部１３に
表示する。

この状態で、テンキー１２ｂを押すとＩＣカード１０は
電卓モードになり、四則演算が行えるようになっている
。

さらに、モード選択キーとしての加算キー１２Ｃは、上
記日付、時刻表示中の表示部１３の表示状態を別のモー
ドへ進めるキーとして用いられ、表示部１３にメニュー
として、電子帳、時刻セット、日付セット、買物等の取
引等のモードがそのキーを押すたびに表示される。これ
らのモードを実行する場合に、上記イコールキー１２ｈ
としてのＹＥＳキーを押すことにより、そのモードへ入
り、実行可能となる。

上記表示部１３は、１桁が５×７のドツトマトリクスで
、１６桁表示となっている。

第３図はＩＣカード１０を扱う端末機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。

上記ＩＣカード読取書込部１６は、パーソナルコンピュ
ータの本体（図示しない）とケーブルによって接続され
るようになっている。

また、上記ＩＣカード１０の電気回路は、第１図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセット制御回路２２、電源制
御回路２３、たとえば３ボルトの内部バッテリ（内蔵電
源）２５、この内部バッテリ２５の電圧値が規定以上で
あるか否かをチエツクするバッテリチエツク回路２４、
クロック制御回路２６、演算クロック発振用の水晶発振
子であり、２００ＫＨｚの発振周波数（高速クロック）
の信号を出力する発振器２７、制御用のＣＰＵ　（セン
トラル争プロセッシング・ユニ・ソト）２８、ＩＣカー
ド１０の基本プログラムおよびこれに必要なデータが記
録されているマスクＲＯＭ２９、ワーキング用メモリ３
０、暗証番号、およびデータなどが記録されるとともに
、ユーザ別のプログラム、上記基本プログラムが記憶さ
れ、ＥＥＰＲＯＭで構成されるデータメモリ３１、マス
クＲＯＭ２９とデータメモリ３１を制御するメモリ制御
回路４０、処理動作中の計時用に用いるタイマ３２、カ
レンダ回路３３、基本クロック発振用の水晶発振子であ
り、常時、３２．７６８Ｋ　ＨＺの発振周波数（低速ク
ロック）の信号を出力している発振器３４、表示部制御
回路３５、上記表示部１３を駆動する表示部ドライバ３
６、および上記キーボード部１２のキー入力回路として
のキーボードインターフェース３８によって構成されて
いる。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ２９、メモ
リ制御回路４０、プログラムワーキング用メモリ３０、
データメモリ３１、タイマ３２、カレンダ回路３３、表
示部制御回路３５、およびキーボードインターフェース
３８は、データバス２０によって接続されるようになっ
ている。

上記通信制御回路２１は、受信時つまり上記端末機（図
示しない）に接続されるＩＣカード読取書込部１６から
コンタクト部１１を介して供給されたシリアルの人出力
信号を、パラレルのデータに変換してデータバス２０に
出力し、送信時つまりデータバス２０から供給されたパ
ラレルのデータを、シリアルの人出力信号に変換してコ
ンタクト部１１を介して端末機１６に出力するようにな
っている。この場合、その変換のフォーマット内容は、
上記端末機と、ＩＣカード１ｏとで定められている。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記電源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部電
源駆動に切換え、オフラインとなった際、つまり外部電
圧が低下した際、外部電源による駆動から内部バッテリ
２５による駆動に切換えるものである。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動作を行うオフラインモードにおいて、低速クロック
と高速クロックとをタイミングよく切換えるものであり
、またＨＡＬＴ命令実行後、パワーダウンのため２００
ＫＨ２の発振周波数（高速クロック）の信号を出力する
発振回路（図示しない）を停止し、またＣＰＯ２８への
クロックの供給も停止し、完全なる停止状態で待機する
ものである。上記クロック制御回路２６は、リセット、
ＨＡＬＴ命令が実行されると、基本的には時計用が選択
される構成である。

マスクＲＯＭ２９に記憶される基本プログラムは、クレ
ジット機能、Ｉ１０制御のためのドライブプログラム、
カレンダ機能、その他各種のサブルーチン機能などであ
る。

上記データメモリ３１は、第４図に示すように、ユーザ
用のアプリケーションプログラムが記憶されるユーザ用
アプリケーションプログラム記憶エリア３１ａ１ユーザ
用のデータが記憶されるユーザ用データ記憶エリア３１
ｂ１基本プログラム用のデータ（たとえば金額等の大事
なデータ）が記憶され５、ユーザ用アプリケーションプ
ログラムによるアクセスが禁止されている基本プログラ
ム用データ記憶エリア３１ｃによって構成されている。

マスクＲＯＭ２９に記憶される基本プログラムは、ＬＳ
Ｉの製造前に搭載されており、データメモリ３１に記憶
されるユーザ用のアプリケーション・プログラムは、カ
ード製造終了後に発行者側でカード発行処理の一部とし
て、上記端末機からローディングされ、搭載されるよう
になっている。

上記メモリ制御回路４０は、ソフトのバグあるいはノイ
ズ等で、基本データが破壊されたり、ユーザ領域に不正
なプログラムが侵入するのを防止するために、マスク−
ＲＯＭ２９とデータメモリ３１の動作を監視したり、デ
ータの読出し、書込みを制御するものである。たとえば
、ユーザ用アプリケーションプログラムによるデータメ
モリ３１内の基本プログラム用データ記憶エリア３１ｃ
へのアクセス、つまりデータの読出し、書込みを不許可
と（禁止）するものである。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえば世界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰＵ２８から供給さ
れる表示データを内部のＲＯＭで構成されるキャラクタ
ジェネレータ（図示しない）を用いて文字パターンに変
換し、表示部ドライバ３６を用いて表示部１３で表示す
るものである。

上記キーボードインターフェース３８は、キーボード部
１２で人力されたキーに対応するキー人力信号に変換し
てＣＰＵ２８に出力するものである。

上記メモリ制御回路４０は、第５図に示すように構成さ
れている。すなわち、製造時にあらかじめ設定されるア
クセス禁止エリアを示すデータ、つまりデータメモリ３
１における基本プログラム用データ記憶エリア３１ｃの
開始アドレスの上位数ビットが記憶されるアドレス監視
エリアバッファ５０がある。このアドレス監視エリアバ
ッファ５０には、製造時に、ＣＰＯ２８からデータバス
２０を介して供給されるアクセス禁止エリアを示すデー
タと書込み信号とに応じて、アクセス禁止エリアを示す
データが記憶されており、この記憶されているアクセス
禁止エリアを示すデータは禁止エリア比較回路５１の一
方の入力端Ｂに供給される。この禁止エリア比較回路５
１の他方の入力端Ａには、ＣＰＵ２ｇからデータバス２
０を介して供給されるこれからアクセスしようとするア
ドレスデータが供給される。

上記禁止エリア比較回路５１は上記アドレス監現エリア
バッファ５０からのアクセス禁止エリアを示すデータと
上記ＣＰＵ２８からのアドレスデータの上位数ビットと
が一致するか否かを比較するものであり、その−散出力
は動作禁止用のフリップフロップ回路（ＦＦ回路）５２
へ供給される。

このＦＦ回路５２のアクセス禁止信号としてのセット出
力は、アンド回路で構成されるアクセス許可ゲート５３
の一端、およびデータ選択回路５４のセレクト端Ｓに供
給される。

上記データ選択回路５４のデータ入力端Ａにはリードバ
ッファ５５に記憶されているデータメモリ３１からのリ
ードデータが供給され、データ入力端Ｂにはソフト割込
み命令コードレジスタ５６に記憶されているソフト割込
み命令コードが供給される。上記データ選択回路５４の
出力は、データバス２０を介して上ｉｄ　ＣＰ　０２８
へ出力される。

また、製造時にあらかじめ設定されるユーザ用のプログ
ラムエリアを示すデータつまりデータメモリ３１内のユ
ーザ用アプリケーションプログラム記憶エリア３１ａの
開始アドレスの上位数ビットが記憶されるアドレス監視
エリアバッファ５７がある。このアドレス監視エリアバ
ッファ５７には、製造時に、ＣＰＵ２８からデータバス
２０を介して供給されるユーザ用のプログラムエリアを
示すデータと書込み信号とに応じて、ユーザ用のプログ
ラムエリアを示すデータが記憶されており、この記憶さ
れているデータはプログラムエリア比較回路５８の一方
の入力端Ｂｉｎに供給される。

このプログラムエリア比較回路５８の他方の入力端Ａｉ
ｎには、バッファ６０に記憶されているＣＰＯ２８から
データバス２０を介して供給される現在実行中のプログ
ラムに対応するアドレスデータが供給される。

上記プログラムエリア比較回路５８の出力端５８ａから
出力される一致信号は上記アクセス許可ゲート５３の他
端へ供給され、このアクセス許可ゲート５３の出力はオ
ア回路で構成されるアクセス許可ゲート５９の一端へ供
給され、このアクセス許可ゲート５つの他端には上記プ
ログラムエリア比較回路５８の出力端５８ｂから出力さ
れる不一致信号が供給され、アクセス許可ゲート５つの
出力は、アクセス信号としてデータメモリ３１へ出力さ
れる。

これにより、ＦＦ回路５２からアクセス禁止信号として
のセット出力がアクセス許可ゲート５３に供給されず、
プログラムエリア比較回路５８の出力端５８ａから一致
信号が出力された際、あるいはプログラムエリア比較回
路５８の出力端５８ｂから不一致信号が出力された際、
アクセス許可ゲート５９から出力されるアクセス信号は
イネーブル状態となる。

また、ＦＦ回路５２からアクセス禁止信号としてのセッ
ト出力がアクセス許可ゲート５３に供給され、プログラ
ムエリア比較回路５８の出力端５８ａから一致信号が出
力された際、アクセス許可ゲート５９から出力されるア
クセス信号はイネーブル状態とならず、ＦＦ回路５２か
らアクセス禁止信号としてのセット出力がアクセス許可
ゲート５３に供給され、プログラムエリア比較回路５８
の出力端５８ｂから不一致信号が出力された際、アクセ
ス許可ゲート５つから出力されるアクセス信号はイネー
ブル状態となる。

また、上記データメモリ３１には、アクセスするアドレ
ス、読出し、書込み信号、書込みデータが上記ＣＰＵ２
８からデータバス２０を介して供給されている。

次に、このような構成において動作を説明する。

たとえば今、カードの製造時、製造者によってアクセス
禁止エリアを示すデータ、つまりデータメモリ３１にお
ける基本プログラム用データ記憶エリア３１ｃの開始ア
ドレスの上位数ビットと、ユーザ用のプログラムエリア
を示すデータつまりデータメモリ３１内のユーザ用アプ
リケーションプログラム記憶エリア３１ａの開始アドレ
スの上位数ビットとが設定される。これにより、ＣＰＵ
２８は設定されたアクセス禁１１ニエリアを示すデータ
と書込み信号とをデータバス２０を介してメモリ制御回
路４０内のアドレス監視エリアバッファ５０に供給し、
設定されたユーザ用のプログラムエリアを示すデータと
書込み信号とをデータバス２０を介してメモリ制御回路
４０内のアドレス監視エリアバッファ５７に供給する。

シタ力って、製造時に、アドレス監視エリアバッファ５
０にアクセス禁止エリアを示すデータが記憶され、アド
レス監視エリアバッファ５７にユーザ用のプログラムエ
リアを示すデータが記憶される。

このように各データが設定されているＩＣカード１０の
製造終了後に、発行者側でカード発行処理の一部として
、ユーザ用のアプリケーション・プログラムが上記端末
機からローディングされ、搭載される。

そして、そのＩＣカード１０の発行後、利用者によって
利用される状態において、上記メモリ制御回路４０はユ
ーザ用のアプリケーションプログラムで処理を実行して
いる際の、データメモリ３１における基本プログラム用
データ記憶エリア３１ｃに対するアクセスが指示された
場合、データメモリ３１へのアクセス信号をイネーブル
状態とせず、ソフト割込み命令コードをＣＰＵ２８に対
して出力する。これにより、ユーザ用アプリケーション
・プログラムによって基本プログラム用データ記憶エリ
ア３１ｃがアクセスされた場合、そのアクセスを不許可
とし、ＣＰＵ２８による現在実行中のプログラムが無効
となる処理を行う。

すなわち、まずＣＰＯ２８はアプリケーションプログラ
ムが選択された場合、そのアドレスを上記メモリ制御回
路４０内のバッファ６０゛へ出力する。このバッファ６
０に記憶されたアドレスはユーザプログラムエリア比較
回路５８に出力される。

すると、ユーザプログラムエリア比較回路５８はそのＣ
ＰＵ２８から供給されたアドレスとユーザエリアプログ
ラムバッファ５７からの製造時にあらかじめ設定されて
いるユーザプログラムエリアを示すデータとが比較され
、アクセスしようとするアドレスがユーザプログラムエ
リアの場合、出力＠５８ａから一致信号が出力され、ユ
ーザプログラムエリア外の場合、出力端５８ｂから不一
致信号が出力される。

そして、上記アプリケーションプログラムにしたがって
処理を行い、データメモリ３１に対するアクセスが行わ
れる際に、ＣＰＵ２８はそのアクセスするアドレスを上
記メモリ制御回路４０内の禁止エリア比較回路５１に出
力する。すると、禁止エリア比較回路５１はそのＣＰＵ
２８から供給されたアドレスとアドレス監視エリアバッ
ファ５０からの製造時にあらかじめ設定されているアク
セス禁止エリアを示すデータとが比較され、アクセスし
ようとするアドレスがアクセス禁止エリアの場合、一致
信号がＦＦ回路５２へ供給される。

これにより、ＦＦ回路５２はセットし、そのアクセス禁
止信号としてのセット出力は、アクセス許可ゲート５３
とデータ選択回路５４のセレクト端Ｓに供給される。

したがって、アクセス許可ゲート５３が閉じられるため
、ユーザプログラムエリア比較回路５８の出力端５８ａ
から一致信号が出力されている場合、アクセス許可ゲー
ト５９から出力されるアクセス信号はイネーブル状態と
ならず、ユーザプログラムエリア比較回路５８の出力端
５８ｂから不一致信号が出力されている場合、アクセス
許可ゲート５９から出力されるアクセス信号はイネーブ
ル状態となる。

また、データ選択回路５４はＦＦ回路５２からのセット
出力により、入力端Ｂが選択され、データ入力端Ｂに供
給されているソフト割込み命令コードレジスタ５６から
のソフト割込み命令コード「００」をデータバス２０を
介してＣＰＵ２８へ出力する。これにより、ソフト割込
み命令コード「００」を受取ったＣＰＯ２８は、現在処
理中のプログラムがユーザ用のプログラムの場合、マス
クＲＯＭ２９からソフト割込み命令プログラムを読出し
、このプログラムに応じた処理、つまり現在実行中のプ
ログラムが無効となる処理を行う。

また、現在処理中のプログラムがユーザ用のプログラム
でなかった場合、ＣＰＵ２８がら供給されているアドレ
スにデータを書込んだり、そのアドレスのデータが読出
されたりする。

また、禁止エリア比較回路５１の比較結果が、不一致の
場合、一致信号がＦＦ回路５２へ供給されず、ＦＦ回路
５２はセットされない。これにより、アクセス許可ゲー
ト５３が開かれるため、ユーザプログラムエリア比較回
路５８の出力端５８ａから一致信号が出力されている場
合、あるいはユーザプログラムエリア比較回路５８の出
力端５８ｂから不一致信号が出力されている場合、アク
セス許可ゲート５９から出力されるアクセス信号はイネ
ーブル状態となる。

このとき、ＣＰＵ２８から供給されているアドレスにデ
ータを書込んだり、そのアドレスのデータが読出された
りする。

上記したように、書替え可能なデータメモリにユーザ用
のプログラムと基本プログラム用のデータが記憶される
記憶エリアを搭載し、ユーザ用のプログラムにより基本
プログラム用データ記憶エリアにおけるデータの読出し
、書込みを禁止するようにしたものである。

これにより、仕様変更のたびに、ＬＳＩを新規作成する
ことがなく、シかもユーザ用のプログラム動作を監視す
ることで、基本データの破壊防止および不正ソフトの侵
入を防ぐことができる信頼性の高いカードを提供できる
。

すなわち、基本プログラム用データを書替え可能なメモ
リに記憶するようにしたが、ユーザ用のプログラムで、
基本プログラム用データのエリアを解放するようにした
ので、単にメモリを解放してカードの基本機能がなくな
ったり、壊れてしまうのを防止できる。

なお、前記実施例では、ＩＣカードを用いたが、これに
限らず、データメモリと制御素子とを有し、選択的に外
部から入出力を行うものであれば良く、形状もカード状
でなく、棒状など他の形状であっても良い。

［発明の効果］以上詳述したようにこの発明によれば、価格の高価格化
を防ぎ、開発期間の短縮化を図ることができる携帯可能
媒体を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はＩＣカードの電気回路の概略構成を示す図、第２
図はＩＣカードの構成を示す平面図、第３図はＩＣカー
ドを取扱う端末機を示す図、第４図はデータメモリの構
成を示す図、第５図はメモリ制御回路の構成を示す図で
ある。１０・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１３・・・表示
部、１６・・・端末機、２８・・・ＣＰＵ　（制御素子
）、２９・・・マスクＲＯＭ　（記憶手段）、３１・・
・データメモリ（記憶手段）、３１ａ・・・ユーザ用ア
プリケーションプログラム記憶エリア、３１ｂ・・・ユ
ーザ用データ記憶エリア、３１ｃ・・・基本プログラム
用データ記憶エリア、４０・・・メモリ制御回路、５０
．５７・・・アドレス監視エリアバッファ、５１・・・
禁止エリア比較回路、５２・・・フリップフロップ回路
、５３．５９・・・アクセス許可ゲート、５４・・・デ
ータ選択回路、５５・・・リードバッファ、５６・・・
ソフト割込み命令コードレジスタ、５８・・・プログラ
ムエリア比較回路、６０・・・バッファ。ＩＩ２図３１３図

Claims

【特許請求の範囲】制御素子と記憶手段とを有する携帯可能媒体において、上記記憶手段は基本機能を記憶する書き替え不可能な第
１の記憶エリアとユーザ用のアプリケーションプログラ
ムが記憶可能でしかもアクセスが禁止される禁止エリア
を有する書き替え可能な第２の記憶エリアとを有し、上
記アプリケーションプログラムで上記第２の記憶エリア
の禁止エリアへのアクセスを検出する手段と、この検出
手段により禁止エリアへのアクセスが検出された際、上
記アプリケーションプログラムの実行を禁止する禁止手
段を具備したことを特徴とする携帯可能媒体。