JPH03141660A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03141660A JPH03141660A JP28048989A JP28048989A JPH03141660A JP H03141660 A JPH03141660 A JP H03141660A JP 28048989 A JP28048989 A JP 28048989A JP 28048989 A JP28048989 A JP 28048989A JP H03141660 A JPH03141660 A JP H03141660A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- element isolation
- silicon substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に素子分離
領域の製造方法に関する。
領域の製造方法に関する。
素子分離領域を形成する技術としては、選択酸化（ＬＯ
ＣＯ８）法、トレンチ分離法等が知られている。
ＣＯ８）法、トレンチ分離法等が知られている。
上述したＬＯＣＯ８法は、シリコン窒（ｔＪｌマスクと
して、選択的に酸化を行ない素子分離領域を形成してい
た。そのため、素子領域への酸化膜のくし込み（いわゆ
るバーズビーク）が生じ、素子分離の微細化が困難にな
る欠点がある。それにかわって、トレンチ分離法が提案
されている。これは、シリコン基板にトレンチ（溝）を
形成し、そのトレンチを絶縁膜で埋め込んで素子分離を
行なっている。そのため、素子分離の幅は、バターニン
グの限界によって制限され、１μｍ程度が限界となって
いる。また、トレンチを深く形成した場合には、絶縁膜
の埋め込みが非常に困難になるという欠点がある。
して、選択的に酸化を行ない素子分離領域を形成してい
た。そのため、素子領域への酸化膜のくし込み（いわゆ
るバーズビーク）が生じ、素子分離の微細化が困難にな
る欠点がある。それにかわって、トレンチ分離法が提案
されている。これは、シリコン基板にトレンチ（溝）を
形成し、そのトレンチを絶縁膜で埋め込んで素子分離を
行なっている。そのため、素子分離の幅は、バターニン
グの限界によって制限され、１μｍ程度が限界となって
いる。また、トレンチを深く形成した場合には、絶縁膜
の埋め込みが非常に困難になるという欠点がある。
本発明の目的は、素子分離幅が微細化され、かつ、任意
に素子分離深さを決定できる半導体装置の製造方法を提
供することにある。
に素子分離深さを決定できる半導体装置の製造方法を提
供することにある。
本発明は、シリコン基板上に、第１の絶縁膜を堆積する
工程と、該第１の絶縁膜を所定の形状にパターニングす
る工程と、パターニングされた該第１の絶縁膜をマスク
に前記シリコン基板を所定の深さにエツチングする工程
と、該エツチングされたシリコン基板側壁のみに、第２
の絶縁膜を形成する工程と、前記エツチングされたシリ
コン基板上に選択的にシリコン膜をエピタキシャル成長
する工程と、前記第１の絶縁膜をエツチング除去／する
工程とを有している。
工程と、該第１の絶縁膜を所定の形状にパターニングす
る工程と、パターニングされた該第１の絶縁膜をマスク
に前記シリコン基板を所定の深さにエツチングする工程
と、該エツチングされたシリコン基板側壁のみに、第２
の絶縁膜を形成する工程と、前記エツチングされたシリ
コン基板上に選択的にシリコン膜をエピタキシャル成長
する工程と、前記第１の絶縁膜をエツチング除去／する
工程とを有している。
このような製造方法により素子分離領域となる第２の絶
縁膜をエツチングされたシリコン基板の側面に薄く形成
することができ、従来に比べ素子分離領域に要する幅を
小さくすることが可能となる。
縁膜をエツチングされたシリコン基板の側面に薄く形成
することができ、従来に比べ素子分離領域に要する幅を
小さくすることが可能となる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｄは、本発明の第１の実施例の製造方
法を説明する工程断面図である。
法を説明する工程断面図である。
Ｐ型溝電性を有するシリコン基板１１に、熱酸化により
、１０００？厚の第１のシリコン酸化膜２１を形成する
。次に、通常のフォトレジスト（図示せず）をマスクと
して、ＲＩＥにより箔１図（ａ）に示すように、第１の
シリコン酸化膜２１をパターニングする。
、１０００？厚の第１のシリコン酸化膜２１を形成する
。次に、通常のフォトレジスト（図示せず）をマスクと
して、ＲＩＥにより箔１図（ａ）に示すように、第１の
シリコン酸化膜２１をパターニングする。
フォトレジストを剥離したのち、この第１のシリコン酸
化膜２１をマスクとして、第１図（ｂ）のようにシリコ
ン基板１１を約１μｍエンチングする。
化膜２１をマスクとして、第１図（ｂ）のようにシリコ
ン基板１１を約１μｍエンチングする。
続いて、シリコン基板１１全面に、Ｃ’ Ｖ Ｄ法によ
り第２のシリコン酸化膜３１を３０００人堆積し、第１
図（ｃ）を得る。
り第２のシリコン酸化膜３１を３０００人堆積し、第１
図（ｃ）を得る。
次に第１図（ｄ）に示す様に、エツチングにより残され
たシリコン基板１１側壁にのみ第２のシリコン酸化膜３
１を残存させる様に、異方性のりアクティブ・イオンエ
ツチング（ＲＩ Ｅ）により、シリコン基板１１が露出
するまでエッチバックを行なう。
たシリコン基板１１側壁にのみ第２のシリコン酸化膜３
１を残存させる様に、異方性のりアクティブ・イオンエ
ツチング（ＲＩ Ｅ）により、シリコン基板１１が露出
するまでエッチバックを行なう。
次にこのエッチバックにより露出したシリコン基板１１
上に選択エピタキシャル法を用い、第１図（ｅ）のよう
に約１μｍのＰ型シリコン膜４を成長する。
上に選択エピタキシャル法を用い、第１図（ｅ）のよう
に約１μｍのＰ型シリコン膜４を成長する。
ついで、ウェットエツチングによりシリコン基板ｌｌ上
に突出している第１及び第２のシリコン酸化膜２１を除
去することにより、゛第１図（ｆ）に示したような微細
化され、平坦性にすぐれた素子分離が形成される。
に突出している第１及び第２のシリコン酸化膜２１を除
去することにより、゛第１図（ｆ）に示したような微細
化され、平坦性にすぐれた素子分離が形成される。
第２図（ａ）〜（「）は、本発明の第２の実施例を説明
する工程断面図である。
する工程断面図である。
Ｐ型シリコン基板１２全面に、リンをイオン注入し、１
１５０℃の窒素雰囲気中で熱処理を行ない、３μｍの厚
さのＮウェル層５２を形成する。
１５０℃の窒素雰囲気中で熱処理を行ない、３μｍの厚
さのＮウェル層５２を形成する。
ついで熱酸化により１０００人厚の第１のシリコン酸化
膜２２を形成する。次に、通常のフォトレジストをマス
クとして、ＲＩＥにより第２図（ａ゛）のように第１の
シリコン酸化膜２２をパターニングする。
膜２２を形成する。次に、通常のフォトレジストをマス
クとして、ＲＩＥにより第２図（ａ゛）のように第１の
シリコン酸化膜２２をパターニングする。
フォトレジストを剥離したのち、この第１のシリコン酸
化膜２２をマスクとして、第２図（ｂ）に示すようにシ
リコン基板１２を約４μｍエツチングする。以下、第１
の実施例に説明した様に、第２図（Ｃ）〜（「）の順序
でエツチングされたシリコン基板１２の側壁にのみ第２
ンリコン酸化膜３２を形成し、選択エピタキシャル法に
よりＰ型シリコン膜４２を４μｍ厚で成長させ、シリコ
ン基板１２上に突出した第１及び第２のシリコン酸化膜
２２を除去し、素子分離領域を完成する。
化膜２２をマスクとして、第２図（ｂ）に示すようにシ
リコン基板１２を約４μｍエツチングする。以下、第１
の実施例に説明した様に、第２図（Ｃ）〜（「）の順序
でエツチングされたシリコン基板１２の側壁にのみ第２
ンリコン酸化膜３２を形成し、選択エピタキシャル法に
よりＰ型シリコン膜４２を４μｍ厚で成長させ、シリコ
ン基板１２上に突出した第１及び第２のシリコン酸化膜
２２を除去し、素子分離領域を完成する。
この実施例では、微細なＰＮ分離を形成することができ
、ＰおよびＮウェル層が第２の酸化膜３２で完全に分離
されているため、ラッチアッフに強い構造のＰＮ分離が
形成される。
、ＰおよびＮウェル層が第２の酸化膜３２で完全に分離
されているため、ラッチアッフに強い構造のＰＮ分離が
形成される。
以上説明した゛ように本発明は、シリコン基板を選択的
にエツチングし、シリコン基板の側壁にのみシリコン酸
化膜を形成し、素子分離絶縁膜として使用することによ
り、素子分離幅の微細化された素子分離領域を形成する
ことができる。
にエツチングし、シリコン基板の側壁にのみシリコン酸
化膜を形成し、素子分離絶縁膜として使用することによ
り、素子分離幅の微細化された素子分離領域を形成する
ことができる。
さらに、素子分離幅、素子分離深さをそれぞれ、第２の
シリコン酸化膜厚、シリコン基板のエツチング深さで自
由に決定することができるという利点もある。
シリコン酸化膜厚、シリコン基板のエツチング深さで自
由に決定することができるという利点もある。
第１図（ａ）〜（「）は本発明の第１の実施例の製造方
法を説明する工程断面図、第２図（ａ）〜（「）は、第
２の実施例の製造方法を説明する工程断面図である。 １１．１２・・・・・・Ｐ型シリコン基板、２１．２２
・・・・・・第１のシリコン酸化膜、３１，３２・・・
・・・第２のシリコン酸化膜、４１．４２・・・・・・
Ｐ型シリコン膜、５２・・・・・・Ｎウェル層。 弗 （ｅ）
法を説明する工程断面図、第２図（ａ）〜（「）は、第
２の実施例の製造方法を説明する工程断面図である。 １１．１２・・・・・・Ｐ型シリコン基板、２１．２２
・・・・・・第１のシリコン酸化膜、３１，３２・・・
・・・第２のシリコン酸化膜、４１．４２・・・・・・
Ｐ型シリコン膜、５２・・・・・・Ｎウェル層。 弗 （ｅ）
Claims (1)
- シリコン基板上に、第１の絶縁膜を堆積する工程と、
該第１の絶縁膜を所定の形状にパターンニングする工程
と、該パターンニングされた第１の絶縁膜をマスクに前
記シリコン基板を所定の深さにエッチングする工程と、
該エッチングされた前記シリコン基板側壁のみに、第２
の絶縁膜を形成する工程と、前記エッチングされたシリ
コン基板上に選択的にシリコン膜をエピタキシャル成長
する工程と、前記第１の絶縁膜をエッチング除去する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28048989A JPH03141660A (ja) | 1989-10-26 | 1989-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28048989A JPH03141660A (ja) | 1989-10-26 | 1989-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03141660A true JPH03141660A (ja) | 1991-06-17 |
Family
ID=17625794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28048989A Pending JPH03141660A (ja) | 1989-10-26 | 1989-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03141660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254502A (en) * | 1992-03-27 | 1993-10-19 | Principia Optics, Inc. | Method for making a laser screen for a cathode-ray tube |
-
1989
- 1989-10-26 JP JP28048989A patent/JPH03141660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254502A (en) * | 1992-03-27 | 1993-10-19 | Principia Optics, Inc. | Method for making a laser screen for a cathode-ray tube |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPS6281727A (ja) | 埋込型素子分離溝の形成方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| JPH01282839A (ja) | 素子分離の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| JPH09283615A (ja) | 半導体素子の隔離膜の構造及びその膜の形成方法 | |
| JPS63299361A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JP2766000B2 (ja) | 半導体素子の製造方法 | |
| JPS6060736A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPS62252950A (ja) | 半導体集積回路の製造方法 | |
| JPH0621213A (ja) | 半導体装置の製造方法 | |
| JPH02161752A (ja) | 半導体装置の製造方法 | |
| JPS594048A (ja) | 半導体装置の製造方法 | |
| JPS63266878A (ja) | 半導体集積回路装置 | |
| KR19990001731A (ko) | 반도체소자의 분리영역 제조방법 |