JPH02161752A

JPH02161752A - 半導体装置の製造方法

Info

Publication number: JPH02161752A
Application number: JP31709588A
Authority: JP
Inventors: Yoshihiro Yamaguchi; 好広山口; Kazuyoshi Furukawa; 和由古川; Kiminori Watanabe; 渡辺　君則; Norio Yasuhara; 紀夫安原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-15
Filing date: 1988-12-15
Publication date: 1990-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体基板に深さの異なる、少なくとも２個
の溝を形成するのに適した半導体装置の製造方法に関す
るものである。

（従来の技術）第４Ａ図乃至第４Ｄ図を参照して、この種半導体装置の
製造方法を説明する。

一般に、半導体基板に溝を形成する場合には、半導体基
板表面に、酸化膜形成→レジスト塗布−パターニング→
レジスト除去→残った酸化膜をマスクとしたエツチング
−酸化膜の全面除去という工程を順次行なっている。従
って、半導体基板表面に深さの異なる溝を形成する場合
には、深さの異なる数だけ上記工程を繰返している。即
ち、２種類の深さの溝をエツチングにより形成する場合
には、まず、半導体基板１の表面に酸化膜２を形成し、
これをパターニングする。次に、残った酸化膜２をマス
クにして第１のエツチングを行ない、第４Ａ図に示すよ
うに、第１の溝３を形成する。

そして、この酸化膜２を全面除去し、第４Ｂ図に示すよ
うに、この除去した部分並びに第１の溝３の表面に新た
な酸化膜４を形成する。そして、第４Ｃ図に示すように
、この酸化膜４上にレジスト５を塗布し、これをマスク
として酸化膜４をパタニングし、残った酸化膜４をマス
クにして、第２のエツチングを半導体基板の露出部に行
ない溝７を形成する。

ここで問題となるのは、第４Ｂ図に示すように、酸化ｌ
ｌＩ４をパターニングするときのレジスト５の塗布時に
、先にエツチングした段差の部分６にレジストの段切れ
が発生する事である。このレジストの段切れ部により、
酸化Ｍ４が露出し、第２のエツチングを行なうためのパ
ターニングの際の酸化膜４の除去において、この露出部
分の酸化膜４も除去される。従って、このような酸化膜
４をマスクにエツチングを行なうと、第４Ｄ図に示すよ
うに、段差の部分６もエツチングされてしまい、精度の
良い溝が形成されなくなる。これを防止するためには、
第４Ｂ図に示す工程時に、粘度の高いレジストを用いる
と共に、このレジストの膜厚を厚くして、段差部の段切
れを生じないようにすることが必要である。

（発明が解決しようとする課題）しかし、このような従来の方法では、使用できるレジス
トの捕類が制限されてしまい、かつレジストの膜厚が厚
いため、微細なパターニングができなくなるという問題
がある。

本発明は、かかる点に鑑みてなされたものであり、その
目的は、半導体基板に深さの異なる、少なくとも２個の
溝を精度良く形成することの可能な、半導体装置の製造
方法を提供することである。

［発明の構成］（課題を解決するための手段）前記課題を解決するため、本発明は半導体基板の一面に
、難酸化性膜を形成する工程と、この難酸化性膜をパタ
ーニングして半導体基板の一面を選択的に露出する工程
と、この露出した面に酸化膜を形成する工程と、この酸
化膜をパターニングして半導体基板の一部を露出する工
程と、この酸化膜をマスクとして、この半導体基板の露
出部をエツチングして第１の溝を形成する工程と、この
溝の表面に酸化膜を形成する工程と、前記難酸化性膜を
除去する工程と、前記酸化膜をマスクとして、この半導
体基板の前記難酸化性膜を除去した部分をエツチングし
て第２の溝を形成する工程とを具備することを特徴゛と
する。

（作用）本発明では、第１回目のエツチングを行なう前に、第１
、第２のエツチングのためのパターニングを行なってい
るので、第１のエツチングをした後に第２のエツチング
のためのレジスト塗布の工程がなく、段差のない状態で
、第２のエツチングのためのレジスト塗布ができ、従来
のようなレジストの段切れが発生しない。

（実施例）以下、本発明の第１の実施例に係わる半導体の製造方法
を第１Ａ図乃至第１Ｆ図を参照して、順次工程を追って
説明する。

例えば、シリコンの半導体基板１１を酸素の中で高温加
熱し、クラック防止のための薄いシリコン酸化膜１２を
半導体基板の一面に形成する。

更にこのシリコン酸化膜１２の表面全体に、第１Ａ図に
示すように、難酸化性膜のチッ化シリコン膜１３を形成
する。次に、これらのチッ化シリコン膜１３及びシリコ
ン酸化膜１２をフォトエツチング等の方法を用いてパタ
ーニングする。その結果、第１Ｂ図に示すように、第２
のエツチングをする領域上にチッ化シリコン膜１３及び
シリコン酸化膜１２が残るように、半導体基板１１の一
面を選択的に露出する。そして、第１Ｃ図に示すように
、半導体基板１１の露出面を酸化して、そこにシリコン
酸化膜１４を形成する。更に、第１Ｄ図に示すように、
第１のエツチングをする領域のシリコン酸化［１４の一
部分を除去し、残ったシリコン酸化膜１４をマスクとし
て、シリコンのケミカルエツチングによる第１のエツチ
ングを行なう。この結果、半導体基板１１の露出部に所
定の深さを有する第１の溝１５を形成する。そして、チ
ッ化シリコン膜１３の直下以外の、シリコン酸化膜１４
を除去し、次に、第１Ｅ図に示すように、半導体基板１
１の露出面を酸化してシリコン酸化膜１６を形成する。

さらに、エツチング液を用いて、残しておいたチッ化シ
リコン膜１３を除去し、続いて別のエツチング液を用い
てシリコン酸化膜１２を除去して半導体基板１１の一面
の一部を露出させ、第１Ｆ図に示すようにシリコン酸化
膜１６をマスクにシリコンのケミカルエツチングにより
、第２のエツチングを行ない、第１の溝１５より浅い第
２の溝１７を半導体基板１１に形成する。

以上のような実施例の方法においては、第１回目のエツ
チングを行なう前に、第１、第２のエツチングのための
パターニングを行なっているので、第１のエツチングを
した後に第２のエツチングのためのレジスト塗布の工程
がないため、レジスト塗布による段切れが発生せず、従
来の問題点が解消されることとなる。

なお上記実施例では、第１の溝１５を形成した後、シリ
コン酸化膜１４を全面除去しここに新たな酸化膜１６を
形成したが、シリコン酸化膜１４を除去しないで、半導
体基板１１を酸化して、第１の溝１５に酸化膜を形成し
てもよい。

次に本発明の第２の実施例に係わる半導体の製造方法を
第２Ａ図乃至第２Ｅ図を参照して、順次工程を追って説
明する。

エツチングにより第１の溝１５を形成するまでは、第１
の実施例と同様の工程を行なう（第１Ａ図乃至第１Ｃ図
）ため、その説明は省略する。

ここで第２Ａ図が第１実施例の第１Ｄ図に相当する。第
１の溝１５を形成した後、半導体基板１１を高温加熱し
、例えばボロン等のｐ型の不純物蒸気にさらし、第１の
溝１５に高濃度不純物拡散し、第１の溝１５の側壁をｐ
型の高濃度不純物拡散層１８とする。次に、チッ化シリ
コン膜１３の直下以外の、シリコン酸化膜１４を除去し
、第２Ｂ図に示すように、半導体基板１１の露出面を酸
化してシリコン酸化膜１６を形成する。さらに、エツチ
ング液を用いて、残しておいたチッ化シリコン膜１３を
除去し、続いて別のエツチング液を用いてシリコン酸化
膜１２を除去して半導体基板１１の一面の一部を露出さ
る。第２Ｃ図に示すようにシリコン酸化膜１６をマスク
にシリコンのケミカルエツチングにより第２のエツチン
グを行ない、第１の溝１５より浅い第２の溝１７を半導
体基板１１に形成する。その後、再度半導体基板１１を
高温加熱し、第２の溝１７を、今度は上記不純物拡散と
は逆のｎ型不純物、例えば、リン、アンチモン、ヒ素等
にさらし、第２の溝１７の側壁を、異種の導電型である
ｎ型の高濃度不純物拡散層１９とする。さらに、第２Ｄ
図に示すように、これらの溝１５．１７を含む半導体基
板−面にエピタキシャル法により半導体層を成長させ、
さらにこの表面を研磨法等により平坦化する（第２Ｅ図
）。このようにすれば半導体基板上に、異種の導電型の
高濃度不純物拡散層を有する、深さの異なる溝が形成可
能となる。

次に本発明の第３の実施例に係わる半導体の製造方法を
第３Ａ図乃至第３Ｇ図を参照して、順次工程を追って説
明する。

酸化膜の絶縁膜２１を介在させた半導体基板１１ａを用
い、この半導体基板１１ａを酸素の中で高温加熱し、ク
ラック防止のための薄いシリコン酸化膜１２を、第３Ａ
図のように、半導体基板の一面に形成する。更にこのシ
リコン酸化膜１２の表面全体に、難酸化性膜のチッ化シ
リコン膜１３を形成する。次に、これらのチッ化シリコ
ン膜１３及びシリコン酸化膜１２をフォトエツチング等
の方法を用いてパターニングする。その結果第３Ｂ図に
示すように、第２のエツチングをする領域上にチッ化シ
リコン膜１３及びシリコン酸化膜１２が残るように、半
導体基板１１ａの一面を選択的に露出する。そして、半
導体基板１１ａの露出面を酸化して、そこにシリコン酸
化膜１４を形成する。更に、第１のエツチングをする領
域のシリコン酸化膜１４の一部分を除去し、残ったシリ
コン酸化膜１４をマスクとして、シリコンのケミカルエ
ツチングによる第１のエツチングを行なう。そして、第
３Ｃ図で示すように、半導体基板１１ａの露出部に、中
間の絶縁膜２１に達するように第１の溝１５を形成する
。次に、この溝１５に不純物蒸気をさらし、第１の溝１
５の側壁を高濃度不純物拡散層１８ａとする。さらにチ
ッ化シリコン膜１３の直下以外の、シリコン酸化［１４
を除去し、第３Ｄ図に示すように、半導体基板１１ａの
露出面を酸化してシリコン酸化膜１６を形成する。次に
、エツチング液を用いて、残しておいたチッ化シリコン
膜１３を除去し、続いて別のエツチング液を用いてシリ
コン酸化膜１２を除去して半導体基板１１ａの一面の一
部を露出させ、１３Ｅ図に示すようにシリコン酸化膜１
６をマスクにシリコンのケミカルエツチングにより第２
のエツチングを行ない、第１の溝１５より浅い第２の溝
１７を半導体基板１１ａに形成する。そして、前記溝１
５と同様にして、溝１７の側壁に、高濃度不純物拡散層
１９ａを形成する。さらに、第２のエツチングのマスク
材として用いたシリコン酸化膜ＩＢをそのまま残して、
この表面にエピタキシャル法により半導体層を成長させ
る。高濃度不純物拡散層１９ａ上には単結晶層２０ａが
成長し、シリコン酸化膜１６上には多結晶層２０ｂが成
長することとなる。最後にこれらの表面を研磨法等によ
り平坦化する（第３Ｆ図乃至第３Ｇ図）。このようにす
れば、半導体基板１１ａに対し、シリコン酸化膜１６で
分離された誘電体分離島状領域である多結晶層２０ｂと
、接合で分離された接合分離島状領域である単結晶層２
０ａを同時に形成できる。　　なお、上記実施例１乃至
３では、半導体基板の一方の面に溝を設ける場合につい
て説明したが本発明方法は、半導体基板の一方の面に限
らず両面に溝を設ける場合についても適用できることは
もちろんである。また、同様に、半導体基板に形成する
溝は深さの異なる場合について述べたが、本発明方法は
、深さが同じ場合についても適用できるものである。

Ｃ発明の効果］以上説明したように、本発明に係る半導体装置の製造方
法は、溝を形成するためのエツチングをする前に、第１
、第２のエツチングのためのパターニングをしているの
で、第２の溝のパターニングのためのレジスト塗布は、
段差のない状態で行なうことができ、従来の様なレジス
トの段切れが発生しない。このため、レジストを薄く塗
布でき、特に粘度の高いレジストを厚く塗布しなくとも
、微細なパターニングが可能となると共に、精度の良い
、深さの異なる少なくとも２個の溝が形成できる。

【図面の簡単な説明】

第１Ａ図乃至第１Ｆ図は、本発明の第１実施例の方法を
説明するための工程図、ｍ２Ａ図乃至第２Ｅ図は、本発
明の第２実施例の方法を説明するための工程図、第３Ａ
図乃至第３Ｇ図は、本発明の第３実施例の方法を説明す
るための工程図、そして第４Ａ図乃至第４Ｄ図は、従来
の方法を説明するための工程図である。溝、１８，１８ａ、１９，１９ａ・・・高濃度不純物拡
散層、２０ａ、２０ｂ・・・エピタキシャル成長半導体
層、２１・・・絶縁膜。出願人代理人　弁理士　鈴　江　武　彦１１．１１ａ・
・・半導体基板、１３・・・難酸化性膜、１４．１６・
・・シリコン酸化膜、１５．１７・・・第１Ａ図第１Ｂ図第Ｃ図第２Ａ図第２Ｂ図第２０図第Ｄ図第１Ｅ図第１Ｆ図第２日図第３Ｄ図第３Ｇ図

Claims

【特許請求の範囲】

半導体基板の一面に、難酸化性膜を形成する工程と、こ
の難酸化性膜をパターニングして半導体基板の一面を選
択的に露出する工程と、この露出した面に酸化膜を形成
する工程と、この酸化膜をパターニングして半導体基板
の一部を露出する工程と、この酸化膜をマスクとして、
この半導体基板の露出部をエッチングして第１の溝を形
成する工程と、この溝の表面に酸化膜を形成する工程と
、前記難酸化性膜を除去する工程と、前記酸化膜をマス
クとして、この半導体基板の前記難酸化性膜を除去した
部分をエッチングして第２の溝を形成する工程とを具備
することを特徴とする半導体装置の製造方法。