JPH0314256A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0314256A JPH0314256A JP1148460A JP14846089A JPH0314256A JP H0314256 A JPH0314256 A JP H0314256A JP 1148460 A JP1148460 A JP 1148460A JP 14846089 A JP14846089 A JP 14846089A JP H0314256 A JPH0314256 A JP H0314256A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- substrate
- insulating film
- film
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 26
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 230000000717 retained effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は誘電体分離基板に形成する半導体素子の製造
方法に係り、特に羊結晶シリ″:ノン島から引き出され
る配線の断切れを防止するようtこした半導体素子の製
造方法に関するものである。
方法に係り、特に羊結晶シリ″:ノン島から引き出され
る配線の断切れを防止するようtこした半導体素子の製
造方法に関するものである。
(従来の技術)
誘電体分離基板に形成する従来の半導体素子の製造方法
として、CMO3のNチャンネル部分の製造方法を第2
図(a)〜(e)を参照して説明する。
として、CMO3のNチャンネル部分の製造方法を第2
図(a)〜(e)を参照して説明する。
まず第2図(a)に示すように、N型車結晶シリニlン
島Jが絶縁膜である分離酸化膜2で分離されポリシリコ
ン支持基板3で支持されている誘電体分離基板に熱酸化
膜4を8000人厚に形成する。次にその熱酸化膜4の
N型車結晶シリコン島1上部分にホI・リソ工程により
開口部5を形成した後、その熱酸化膜4をマスクにして
ボロンをイオン打ら込め法により打ち込み熱処理するこ
とにより2層6をN型車結晶シリコン島1内に形成する
。
島Jが絶縁膜である分離酸化膜2で分離されポリシリコ
ン支持基板3で支持されている誘電体分離基板に熱酸化
膜4を8000人厚に形成する。次にその熱酸化膜4の
N型車結晶シリコン島1上部分にホI・リソ工程により
開口部5を形成した後、その熱酸化膜4をマスクにして
ボロンをイオン打ら込め法により打ち込み熱処理するこ
とにより2層6をN型車結晶シリコン島1内に形成する
。
次に第2図(2)に示すように熱酸化膜4を全面除去し
た後、第2図(C1のP−層6上の窒化膜7を2000
人厚に形成D法とホトリソ工程により形成する。
た後、第2図(C1のP−層6上の窒化膜7を2000
人厚に形成D法とホトリソ工程により形成する。
次に、その窒化膜7をマスクとしてそれ以外の表面部に
選択的にフィールド熱酸化膜8を8000λ厚に形成す
る。
選択的にフィールド熱酸化膜8を8000λ厚に形成す
る。
次に第2図(d)に示すように窒化Hり7を除去した後
、露出したP−層6の表面にゲート酸化膜9を熱酸化に
より500人厚定形成し、さらにその」二にポリシリコ
ン膜10をCVD法で3600人厚に形成する。その後
、全面にリンを拡散して前記ポリシリコン膜10に導電
性を持だ−lた後、このポリシリコン膜10とゲート酸
化膜9をホトリソ工程によりエツチングしてゲート?i
Jf域にのみ残す。その後、残存ポリシリコン膜10(
ポリシリコンゲート電極)とフィールド熱酸化膜8をマ
スクとしてヒ素イオンをP−層6にイオン打ち込みし、
熱処理することにより、セルファラインでソース・ドレ
イン層11をP−層6内に形成する。
、露出したP−層6の表面にゲート酸化膜9を熱酸化に
より500人厚定形成し、さらにその」二にポリシリコ
ン膜10をCVD法で3600人厚に形成する。その後
、全面にリンを拡散して前記ポリシリコン膜10に導電
性を持だ−lた後、このポリシリコン膜10とゲート酸
化膜9をホトリソ工程によりエツチングしてゲート?i
Jf域にのみ残す。その後、残存ポリシリコン膜10(
ポリシリコンゲート電極)とフィールド熱酸化膜8をマ
スクとしてヒ素イオンをP−層6にイオン打ち込みし、
熱処理することにより、セルファラインでソース・ドレ
イン層11をP−層6内に形成する。
その後、第2図(e)に示すように全面にPSG膜I2
をCVD法により形成し、ホトリソ工程により該PSG
膜12をエツチングしてドレインとソースのコンタクト
開口部13を形成する。最後に前記コンタクト開口部1
3を通してソース・ドレイン層11に接続されるメタル
配線14を蒸着法とポトリソ工程により形成する。以上
でCMO3のNチャンネル部分が完成する。
をCVD法により形成し、ホトリソ工程により該PSG
膜12をエツチングしてドレインとソースのコンタクト
開口部13を形成する。最後に前記コンタクト開口部1
3を通してソース・ドレイン層11に接続されるメタル
配線14を蒸着法とポトリソ工程により形成する。以上
でCMO3のNチャンネル部分が完成する。
(発明が解決しようとする課題)
しかしながら、上記のような従来の製造方法では、第2
図(a)に示されるように熱酸化膜4の形成工程におい
て、分離酸化膜2上には熱酸化膜が成長しにくいことに
より、前記分離酸化膜2上には4000人の窪み15が
形成される。すると、第2図(2)に示すように熱酸化
JIx4の全面除去工程において該熱酸化膜4と同時に
分離酸化膜2もエツチングされ、窪み15はそのまま4
000人の窪み16として分離酸化膜2に残される。さ
らに、その窪み17は、第2図(C)で8000人厚の
ソイールド熱酸化膜8を形成した時に、やはり熱酸化膜
が分離酸化膜2上には成長しにくいことにより更に深く
なり、8000人となる。そして、この窪み16が原因
となって、第2図(e)のメタル配線14を形成した時
に、カバーレージの悪さによる断切れが生じるという問
題点があった。
図(a)に示されるように熱酸化膜4の形成工程におい
て、分離酸化膜2上には熱酸化膜が成長しにくいことに
より、前記分離酸化膜2上には4000人の窪み15が
形成される。すると、第2図(2)に示すように熱酸化
JIx4の全面除去工程において該熱酸化膜4と同時に
分離酸化膜2もエツチングされ、窪み15はそのまま4
000人の窪み16として分離酸化膜2に残される。さ
らに、その窪み17は、第2図(C)で8000人厚の
ソイールド熱酸化膜8を形成した時に、やはり熱酸化膜
が分離酸化膜2上には成長しにくいことにより更に深く
なり、8000人となる。そして、この窪み16が原因
となって、第2図(e)のメタル配線14を形成した時
に、カバーレージの悪さによる断切れが生じるという問
題点があった。
この発明は、以」二jホベた分離用絶縁膜上の窪み量を
低減し、それが原因で起こるメタル配線の断切れの問題
を解決できる半導体素子の製造方法を提供することを目
的とする。
低減し、それが原因で起こるメタル配線の断切れの問題
を解決できる半導体素子の製造方法を提供することを目
的とする。
(課題を解決するための手段)
この発明は誘電体分離基板を用いた半導体素子の製造方
法において、誘電体分離基板の単結晶シリコン島表面全
面およびポリシリコン支持基板の表面全面をエツチング
することにより、分離用絶縁膜の端部を突出させ、その
突出させた状態で以後の工程を行うものである。
法において、誘電体分離基板の単結晶シリコン島表面全
面およびポリシリコン支持基板の表面全面をエツチング
することにより、分離用絶縁膜の端部を突出させ、その
突出させた状態で以後の工程を行うものである。
(作 用)
上記のように分離用絶縁膜の端部を突出させてあれば、
次に単結晶シリコン島の表面およびポリシリコン支持基
板の表面に熱酸化膜を形成した時、該熱酸化〃りが分離
用絶縁膜部分では成長しにくくても、その成長不足は前
記分離用絶縁膜の突出部で補われるので、窪みは生じな
い、または窪のが低減される。したがって、以後工程を
進めてメタル配線を形成した時、メタル配線のカバーレ
ージは良好となる。
次に単結晶シリコン島の表面およびポリシリコン支持基
板の表面に熱酸化膜を形成した時、該熱酸化〃りが分離
用絶縁膜部分では成長しにくくても、その成長不足は前
記分離用絶縁膜の突出部で補われるので、窪みは生じな
い、または窪のが低減される。したがって、以後工程を
進めてメタル配線を形成した時、メタル配線のカバーレ
ージは良好となる。
(実施例)
以下この発明の一実施例を第1図(a)〜(f)を参照
して説明する。
して説明する。
第1図(a)は誘電体分離基板を示す。この誘電体分離
基板は、N型車結晶シリコン島21が絶縁膜である分離
酸化膜22で分離され、ポリシリコン支持基板23によ
り支持されて構成されている。
基板は、N型車結晶シリコン島21が絶縁膜である分離
酸化膜22で分離され、ポリシリコン支持基板23によ
り支持されて構成されている。
まずこの誘電体分離基板のN型車結晶シリコン島21表
面およびポリシリコン支持基板23の表面を硝弗酸系の
エツチング液によって第1図(2)に示すように400
0人エツチングし、分離酸化膜22の端部を分離基板上
に突出させる。
面およびポリシリコン支持基板23の表面を硝弗酸系の
エツチング液によって第1図(2)に示すように400
0人エツチングし、分離酸化膜22の端部を分離基板上
に突出させる。
次に、N型車結晶シリコン島21の表面およびポリシリ
コン支持基板23の表面すなわち誘電体分離基板の表面
に、上方と下方(内方)に同程度成長することを見込ん
で第1図(C)に示すように熱酸化膜24を8000人
厚にソイする。この時、分離酸化膜部分では熱酸化膜が
成長しにく〈従来は窪みとなったが、この例では分離酸
化膜22の突出部が成長不足を補い、しかも突出部の先
端が熱酸化膜24の表面と一致するので、窪めは全く生
しない。
コン支持基板23の表面すなわち誘電体分離基板の表面
に、上方と下方(内方)に同程度成長することを見込ん
で第1図(C)に示すように熱酸化膜24を8000人
厚にソイする。この時、分離酸化膜部分では熱酸化膜が
成長しにく〈従来は窪みとなったが、この例では分離酸
化膜22の突出部が成長不足を補い、しかも突出部の先
端が熱酸化膜24の表面と一致するので、窪めは全く生
しない。
次に同第1図(C)に示すように、熱酸化膜24のN型
車結晶シリコン島21」二部骨にボ1〜リソ工程により
開口部25を形成する。さらに、その開口部25を通し
てボロンをN型車結晶シリコン島21にイオン打ち込み
法で打ち込み熱処理することにより、P−層26を前記
N型車結晶シリコン島21内に形成する。
車結晶シリコン島21」二部骨にボ1〜リソ工程により
開口部25を形成する。さらに、その開口部25を通し
てボロンをN型車結晶シリコン島21にイオン打ち込み
法で打ち込み熱処理することにより、P−層26を前記
N型車結晶シリコン島21内に形成する。
次に、第1図(d)に示すように熱酸化膜24を分離酸
化膜22の突出部とともに全面除去する。
化膜22の突出部とともに全面除去する。
その後、PN26の所定領域上に第1図(e)に示すよ
うに窒化膜27を2000人厚に形成D法とホトリソ工
程により形成する。続いて、その窒化膜27をマスクと
して、それ以外の分離基板表面部に同第1図(e)に示
すようにフィールド熱酸化膜28を8000人厚に形成
する。この時、分離酸化膜22上では熱酸化膜が成長し
に< < 1,1000人の窪み29が形成される。
うに窒化膜27を2000人厚に形成D法とホトリソ工
程により形成する。続いて、その窒化膜27をマスクと
して、それ以外の分離基板表面部に同第1図(e)に示
すようにフィールド熱酸化膜28を8000人厚に形成
する。この時、分離酸化膜22上では熱酸化膜が成長し
に< < 1,1000人の窪み29が形成される。
その後は第1図(f)に示すように、第2図の従来例と
同様にゲート酸化膜30.ポリシリコンゲート電極31
. ソース・ドレイン層32.PSG膜33、コンタ
クト開口部34を形成した後、やはり従来と同様にメタ
ル配線35を形成し、CMO3のNチャンネル部分を完
成させる。
同様にゲート酸化膜30.ポリシリコンゲート電極31
. ソース・ドレイン層32.PSG膜33、コンタ
クト開口部34を形成した後、やはり従来と同様にメタ
ル配線35を形成し、CMO3のNチャンネル部分を完
成させる。
なお、この一実施例では、熱酸化膜24の形成後の表面
と、分離用絶縁膜である分離酸化膜22の突出部の先端
が一致するように、第1図(2)における硝弗酸系エン
チング液によるエツチング量を設定した例を示したが、
必ずしもこれを一致させなくても、分離用絶縁膜上の窪
み低域に効果があることはいうまでもない。
と、分離用絶縁膜である分離酸化膜22の突出部の先端
が一致するように、第1図(2)における硝弗酸系エン
チング液によるエツチング量を設定した例を示したが、
必ずしもこれを一致させなくても、分離用絶縁膜上の窪
み低域に効果があることはいうまでもない。
また、この一実施例ではCMO3のNチャンネル部分の
製造方法について述べたが、単結晶シリコン島が絶縁膜
で分離されポリシリコン支持基板によって支持された誘
電体分離基板上のすべての素子において、分離用絶縁膜
上の窪みによりメタル配線の断切れの問題が生しる場合
には、この発明の効果があることはいうまでもない。
製造方法について述べたが、単結晶シリコン島が絶縁膜
で分離されポリシリコン支持基板によって支持された誘
電体分離基板上のすべての素子において、分離用絶縁膜
上の窪みによりメタル配線の断切れの問題が生しる場合
には、この発明の効果があることはいうまでもない。
(発明の効果)
以上詳細に説明したようにこの発明の製造方法によれば
、誘電体分離基板上の厚い酸化11り形成の前処理とし
て、単結晶シリコン島およびポリシリコン支持基板の表
面をエツチングし、分離用絶縁膜の端部を突出させるよ
うにしたので、例えば従来例では8000人あった窪み
が、一実施例では4000人となり半減された。このた
め、その上部に形成されるメタル配線のカバーレージが
良好となり、メタル配線の断切れあるいはメタル配線の
薄膜化による耐電流能力の劣化を防止できる。
、誘電体分離基板上の厚い酸化11り形成の前処理とし
て、単結晶シリコン島およびポリシリコン支持基板の表
面をエツチングし、分離用絶縁膜の端部を突出させるよ
うにしたので、例えば従来例では8000人あった窪み
が、一実施例では4000人となり半減された。このた
め、その上部に形成されるメタル配線のカバーレージが
良好となり、メタル配線の断切れあるいはメタル配線の
薄膜化による耐電流能力の劣化を防止できる。
第1図はこの発明の半導体素子の製造方法の一実施例を
示す工程断面図、第2図は従来の半導体素子の製造方法
を示す工程断面図である。 21・・・N型車結晶シリコン島、22・・・分離酸化
膜、23・・・ポリシリコン支持基板、24・・・熱酸
化膜。 本発明1こ係る製造力 第1図 本発明(こ係る製造方法 第1図 従来の製造方法 第2 図
示す工程断面図、第2図は従来の半導体素子の製造方法
を示す工程断面図である。 21・・・N型車結晶シリコン島、22・・・分離酸化
膜、23・・・ポリシリコン支持基板、24・・・熱酸
化膜。 本発明1こ係る製造力 第1図 本発明(こ係る製造方法 第1図 従来の製造方法 第2 図
Claims (1)
- 【特許請求の範囲】 単結晶シリコン島が絶縁膜により分離されてポリシリコ
ン支持基板により支持されている誘電体分離基板に半導
体素子を形成する製造方法において、 (a)前記誘電体分離基板の単結晶シリコン島表面およ
びポリシリコン支持基板表面をエッチング除去し、同誘
電体分離基板の前記分離用絶縁膜端部を突出させる工程
と、 (2)その分離用絶縁膜端部が突出した状態のまま、前
記単結晶シリコン島表面およびポリシリコン支持基板表
面に熱酸化膜を形成する工程とを具備してなる半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148460A JPH0314256A (ja) | 1989-06-13 | 1989-06-13 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148460A JPH0314256A (ja) | 1989-06-13 | 1989-06-13 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314256A true JPH0314256A (ja) | 1991-01-22 |
Family
ID=15453252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148460A Pending JPH0314256A (ja) | 1989-06-13 | 1989-06-13 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283515A (ja) * | 1992-03-31 | 1993-10-29 | Nec Kansai Ltd | 半導体装置製造方法 |
-
1989
- 1989-06-13 JP JP1148460A patent/JPH0314256A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283515A (ja) * | 1992-03-31 | 1993-10-29 | Nec Kansai Ltd | 半導体装置製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488004A (en) | SOI by large angle oxygen implant | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH1197451A (ja) | 半導体装置の製法 | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| JPH0712084B2 (ja) | 半導体装置の製造方法 | |
| JPH0314256A (ja) | 半導体素子の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH043939A (ja) | 半導体装置の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPS6220711B2 (ja) | ||
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR0134858B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH04165629A (ja) | Mos型半導体装置 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH0554263B2 (ja) | ||
| KR950008251B1 (ko) | Psa 바이폴라 소자의 제조방법 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| KR100293457B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH04114476A (ja) | 半導体装置及びその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPH04329664A (ja) | 高抵抗素子を有する半導体装置の製造方法 | |
| JPH0227813B2 (ja) |