JPH03142654A

JPH03142654A - データ転送処理方式

Info

Publication number: JPH03142654A
Application number: JP28218889A
Authority: JP
Inventors: Masaki Saito; 斎藤　雅樹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-10-30
Filing date: 1989-10-30
Publication date: 1991-06-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕磁気ディスク制御装置において用いられるデータアクセ
ス方法の異なるプロセッサ間でのデータ転送処理方式に
関し。

磁気ディスク制御装置の動作の高速化及び早期立上げを
可能とすることを目的とし。

前記データ転送回路が用いるメモリと、処理する第２の
プロセンサが共用する共用メモリと、処理する第２のプ
ロセッサの間に設けられ、これらの間での前記データ転
送を前記共用メモリを用いて行うデータ形式変換手段と
を設けると共に、前記データ転送に係るデータの前記デ
ータ形式の前記データ形式変換手段を前記データ形式変
換手段に備え、前記データ転送回路が前記メモリから前
記第１のデータ形式のデータを読出して前記データ形式
変換手段をアクセスし、前記データ形式変換手段が、そ
のデータ形式変換手段により当該データのデータ形式を
前記第２のデータ形式に変換すると共に、当該第２のデ
ータ形式のデータを前記共用メモリに書込むように構成
する。

〔産業上の利用分野〕

本発明はデータ転送処理方式に関し、更に詳しくは、［
気ディスク制御装置において用いられるデータアクセス
方法の異なるプロセッサ間でのデータ転送処理方式に関
する。

近年、データ処理システムには、大容量情報の高速化制
御が要求されている。このため１周辺装置である磁気デ
ィスク制御装置に対しても、装置内での制御の時間を極
力省き、コンピュータ本体に高速に大容量情報を転送す
ることが求められている。この装置内での制御の時間は
、装置内のプロセッサ間でのデータ転送時間に左右され
る。

〔従来の技術〕

磁気ディスク装置の制御を行う磁気ディスク制御装置に
は２通常、役割りの異なる２つのプロセッサが備えられ
る。

一方のプロセッサ（以下、上位ＭＰＵという）は、磁気
ディスク装置とホストコンピュータとの間のデータ転送
（の制御）を行う。即ち、磁気ディスク装置への書込み
／読出しまでも制御の対象としている。上位ＭＰＵの機
種は、データ転送の速度に重点をおいて選定される。

他方のプロセッサ（以下、下位ＭＰＵという）は、磁気
ディスク装置の制御全般２例えばヘッドの位置決め、モ
ータの回転速度等の制御を行う。

従って、下位ＭＰＵの機種は、多種の制御を行い得るか
否かに重点をおいて選定される。

この結果、２つのプロセッサの間で２例えば製造メーカ
が異なることにより、データのアクセス方法が異ってし
まう場合があるが、従来、これが問題となることはなか
った。

〔発明が解決しようとする！！題〕

２は磁気ディスク装置、３はホストコンピュータ。

４はプロセッサ（上位ＭＰＵ）、５はプロセンサ（下位
ＭＰＵ）、９は共用メモリ、８１はメモリ（ＲＡＭ）、
８２はＲＯＭ（読出し専用メモリ）。

４１及び５１はデータである。

例えば、上位ＭＰＵ４の負担を軽減してホストコンピュ
ータ３との間のデータ転送をより高速に行うために、第
５図（Ａ）の如＜、磁気ディスク装Ｗ２についてのデー
タ転送（読出し／１！を込み）の制御を下位ＭＰＵ５に
行なわせることが考えられる。この場合、上位ＭＰＵ４
が、磁気ディスク制御装置ｌの電源投入直後に、下位Ｍ
ＰＵ５に対して、読出し／書込みの制御のために必要な
プログラム及びデータを転送する必要が生じる。即ち９
上位ＭＰＵ４は、ＲＯＭ８２内のマイクロプログラム及
びメモリ８１内のデータを、２つのプロセッサ４．５が
共有する共用メモリ９へ転送する。

このデータは、読出し／書込みの制御のための下位ＭＰ
Ｕ５のプログラム及び制御データからなる。

下位ＭＰＵ５は、共用メモリ９のデータを用いて。

制御を行う。

ところが、前述の如く、２つのプロセ・ンサ４゜５の間
でデータアクセス方法即ちデータ形式が異なることが考
えられる０例えば、第５図（Ｂ）図示の如く、上位ＭＰ
Ｕ４における２バイトのワードデータ４１は、下位ＭＰ
Ｕ５においてはデータ５１の如くに表されることがある
。このような場合、上位ＭＰＵ４が、下位ＭＰＵ５がデ
ータを受取った時に動作可能なデータ形式に変換した上
で。

当該データを下位ＭＰＵ４に渡す必要が生じる。

このデータ形式の変換を、上位ＭＰＵ４がソフトウェア
で行うとすると、第６図図示の如き処理フローが嵜えら
れる。

■　アドレスレジスタにメモリ８１及び共用メ９Ｉ７９
の開始及び終了アドレスをセットし、又番：ＲＯＭＢ２
から転送パラメータを読出す。

■　メモリ８１又はＲＯＭ８２から開始アドレ２ｎのワ
ードデータｒＡＢＪを読出してデータレジスタに格納し
、上位と下位のバイトを入れ律えｒＢＡＪとする。

■　共用メモリ９の開始アドレスＮに下位のバイト「Ｂ
」を対応させ、当該下位パイ）ｒＢＪ４共用メモリ９の
開始アドレスＮに転送する。

■　アドレスＮを＋１カウントア゛フプして、共用メモ
リ９のアドレスＮ＋１に、残りの上位バイト「Ａ」を転
送する。

■　開始アドレスが終了アドレスでなければ処理■以下
をくり返し、終了アドレスであれば次処理を行う。

以上のような処理は、処理自体が煩雑で上位ＭＰＵ４の
負担も大きく、また、上位ＭＰＵ４の内部レジスタを使
用しなければならないという問題を生じる。即ち、磁気
ディスク制御装置ｌ全体としては、高速化を図ることが
できないものである。

更に一、データ処理システム全体に電源が投入され起動
された時、Ｖ１気ディスク制御装置１においてはソフト
ウェアによるデータ形式変換の時間分スフ制御装置１が
動作準備完了となるまで運用を待たなければならず、無
視できない問題となる。

本発明は、磁気ディスク制御装置の動作の高速化及び早
期立上げの可能なデータ転送処理方式を提供することを
目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり１本発明によるデー
タ処理システムを示している。

第１図において、４はプロセッサ（上位ＭＰＵ）、５は
プロセッサ（下位ＭＰυ）、６はデータ形式変換手段、
７はデータ形式変換回路、８はメモリ、９は共用メモリ
である。

データ転送回路４は第１のデータ形式のデータを８第２
のプロセッサ５は第２のデータ形式のデータを、各々、
処理する。即ち、第１及び第２のプロセッサ４及び５の
間ではデータ形式つまり夕転送が行なわれる。

・メモリ８は、データ転送回路４が用いるＲＯＭ、ＲＡ
Ｍ等のメモリであり、第１のデータ形式のデータが格納
される。

共用メモリ９は、第１及び第２のプロセッサ４及び５が
共用するメモリであり、これらの間でのデータ転送のた
めに用いられるものである。

データ形式変換手段６は、第１及び第２のプロセッサ４
及び５の間に設けられ、これらの間でのデータ転送を共
用メモリ９を用いて行い、また、データ転送の際にデー
タ形式の前記ためにデータ形式変換手段７を備える。

データ形式変換手段７は、データ転送に係るデータにつ
いて、そのデータ形式の前記。

〔作用〕

データ転送回路４から第２のプロセッサ５ヘデータ転送
が行なわれる。即ち、第１のプロセラデータ転送回路４
は、自己の持つメモリ８の所定のアドレスから１ワード
のデータを読出し。

データ形式変換手段６をアクセスする。当該データは。

第１のデータ形式である。

このアクセスに応じて、データ形式変換手段６のデータ
形式変換手段７が、当該データのデータ形式を第２のデ
ータ形式に変換する。即ち、転送元でのデータ形式から
転送先でのデータ形式（第２のプロセッサ５が動作可能
なデータ形式）に変換される。これと共に、第２のデー
タ形式の当該デ−夕を、データ形式変換手段６が、共用
メモリ９の所定のアドレスに書込む。

第２のプロセッサ５は、共用メモリの所定のアドレスか
ら当該データを読出して、処理を実行する。この時、当
該データは第２のデータ形式であるので、第２のプロセ
ッサ５は正しく動作可能である。

以上によれば、プロセッサ４に対するデータ形ュータと
の間のデータ転送を専門に行うことができるので、その
処理の高速化を図ることができる。

また、データ形式の変換は、専用のハードウェア手段で
あるデータ形式変換手段によって行なわれるので、高速
の処理が可能となる。従って１例えば、極めて速い立上
げ性能のホストコンピュータにも対応することができる
。

〔実施例〕

第２図は実施例構成図であり、データ処理システムを示
している。

第２図において、■は磁気ディスク制御装置。

２は磁気ディスク装置、３はホストコンピュータ。

１１ないし１４は制御回路、１５はｌ１０（入出力）ボ
ート５６１及び６２はレジスタ、８１はメモリ（ＲＡＭ
）、８２はＲＯＭ　（読出し専用メモリ）である。

磁気ディスク制御装置ｌは、磁気ディスク装置２を制御
し、また、これとホストコンピュータ３との間のデータ
転送を行う。このために、２つのプロセッサ４及び５を
備える。

プロセッサ４は、主として、ホストコンピュータ３との
間のデータ転送を行う。プロセッサ５は。

磁気ディスク装置２の制御全般（ヘッドの位置。

モータの回転速度等の制御）を行うと共に、これへのデ
ータの読出し／書込み（以下Ｒ／Ｗという）を行う、プ
ロセッサ４は、プロセッサ５がその処理を実行するため
のプログラムやデータを。

プロセッサ５に転送する。従って、以下、プロセッサ４
及び５を、各々、上位ＭＰＵ及び下位ＭＰＵという。

上位ＭＰＵ４は、制御回路１１によりデータ形式変換手
段６．制御回路１２及び１３．又は、ＲＯＭ８２を指定
して、これをアクセスする。

即ち、上位ＭＰＵ４は、Ｉ１０ポート１５及び制御回路
１３を介してホストコンピュータ３との１５（及びメモ
リ８１）の制御を行う。このデータ転送に係るデータは
、制御回路１３を介して。

メモリ８１に格納される。

また、上位ＭＰＵ４は、ホストコンピュータ３との間の
データ転送の際及び下位ＭＰＵ５へのデータ転送の際等
に、制御回路１２によって、メモリ８１の所定のアドレ
スのデータについてのＲ／Ｗを行う、従って、メモリ８
１は、下位ＭＰＵ５に送られるべきデータを格納する。

また、上位ＭＰＵ４は、ＲＯＭ８２から下位ＭＰＵ５に
送るべきデータを続出す、即ち、ＲＯＭ８２は、上位Ｍ
ＰＵ４のマイクロコードの他に。

下位ＭＰＵ５のマイクロコードをも格納している。

ＲＯＭＢ２は、上位ＭＰＵ４が使用するメモリ８を、メ
モリ８１と共に構成する。

更に、上位ＭＰＵ４は、データ形式変換手段６を介して
、下位ＭＰＵ５にデータ転送を行う、転送にから読出さ
れた下位ＭＰＵ５のマイクロコード等である。

データ形式変換手段６は、上位ＭＰＵ４から転送されて
きたデータを、共用メモリ９に格納する。この時、デー
タ形式変換手段７により、データ形式が変換される。デ
ータ形式変換手段６には、レジスタ６１及び６２が設け
られる。レジスタ６１は、下位ＭＰＵ５のリセット信号
を駆動するレジスタであり、上位ＭＰＵ４によってセッ
ト／リセットされる。レジスタ６２は２、共用メモリ９
を上位ＭＰＵ４又は下位ＭＰＵ５に接続するためのレジ
スタであり、上位ＭＰＵ４によってセントされる。

下位ＭＰＵ５は、レジスタ６１のセラ）により起動され
、レジスタ６２のセットにより共用メモリ９にアクセス
可能とされる。下位ＭＰＵ５は。

共用メモリ９の内容に従って、制御回路１４を介して磁
気ディスク装置２の制御、Ｒ／Ｗ等を行う。

制御回路１４は、磁気ディスク装置Ｆ２についてのデー
タ転送及び必要な制御を行う、転送のためのデータは、
メモリ８１に格納される。

第３図はデータ形式変換手段の概略を示す図である。

第３図において、７０１は開始アドレスレジスタ、７０
２は終了アドレスレジスタ、７０３はデータレジスタ、
７０４はモード設定レジスタ。

７０５はカレントアドレス（レジスタ）、７０７はアド
レス制御部、７０８はアクセス設定回路。

７０９は＋１回路、７１０は＋３回路、７１１は一１回
路、７１２は一敗回路、７１３は終了ビットである。

開始及び終了アドレスレジスタ７０１及び７０２には、
共用メモリ９へのデータの書込みの際の、各々、開始ア
ドレス及び最終アドレスがセットされる。

データレジスタ７０３には、共用メモリ９に書込むべき
データがセットされる。

モード設定レジスタ７０４（のモード設定ビット）には
、データのアクセス方法をどのようにするかがセットさ
れる。即ち、データのアクセスをワード単位で行うか、
バイト単位で行うかが、セントされる。これにより、上
位及び下位ＭＰＵ４及び５において第５図（Ｂ）の如き
データ形式の差輿がある場合に、データ形式の前記モー
ドを指定できる。

カレントアドレス７０５は、共用メモリ９の現在のアド
レスを示す、従って、データレジスタ７０３の内容は、
共用メモリ９のカレントアドレス７０５の示すアドレス
に書込まれる。

カレントアドレス７０５は、開始アドレスレジスタ７０
１とアドレス制御部７０７とによって定まる。即ち、開
始アドレスは、初期値として用いられる。一方、モード
設定レジスタ７０４に従ったアクセス設定回路７０Ｂに
よって、共用メモリ９のアクセスの度に、＋１回路７０
９．＋３回路７１０、−１回路７１１のいずれかが動作
させられ、カレントアドレス７０５が変更される。

一致回路７１２は、終了アドレスレジスタ７０２とカレ
ントアドレス７０５とを比較して。

各レジスタ７０１ないし７０４の内容は、上位ＭＰＵ４
によってセットされる。即ち、上位ＭＰＵ４は、共用メ
モリ９へのデータ転送に際して。

その最初に各レジスタ７０１，７０２，７０４をセット
するのみでよく、以後は単にワード単位でデータを転送
するのみである。モード設定レジスタ７０４によってデ
ータ形式の変換を伴うデータ転送モードを指定すれば、
データレジスタ７０３のデータが、その形式が変換され
た上で、共用メモリ９に格納される゛。

なお、アドレス制御部７０７の構成から理解されるよう
に９図示の例は、１ワードが２バイトで構成され第５図
（Ｂ）の如くにデータ形式を変換する場合について示し
ている。

第４図はデータ転送処理フローである。

第４図（Ａ）は、バイトアクセスモードの場合。

即ち、共用メモリ９へのデータ転送においてデータ形式
の変換を必要としない場合の例を示している。データの
ｌワードの大きさが１バイトである場合、データ形式の
変換は不要となる。なお、この例では、ＲＯＭ８２のデ
ータを対象として説明しているが、ＲＯＭ８２のデータ
がデータ形式の変換を必要とするものであってもよいこ
とは言うまでもない。

まず、電源が投入されると、前処理として、上位ＭＰＵ
４が、レジスタ６１を「０」として下位ＭＰυ５をリセ
ットし、レジスタ６２をｒＯ」として共用メモリ９（の
アドレスバス及びデータバス）を上位ＭＰＵＡ側に接続
する。以下、ＲＯＭ８２から下位ＭＰＵ５のマイクロコ
ードが共用メモリ９即ち下位ＭＰＵ５側に転送される。

■　上位ＭＰＵ４が、モード設定レジスタ７０４のモー
ド設定ビットをｒＱＪとして、バイトアクセスモードを
指示する。

これにより、データ形式変換手段７においては。

＋１回路７０９のみが動作可能とされ、一方、アクセス
設定回路７０８により＋３回路７１０及び−１回路７１
１は動作しないようにされる。従って、カレントアドレ
ス７０５は、常に、＋１づつカウントアツプされ、デー
タ形式の変更は行なわれない。

■　上位ＭＰＵ４が、ＲＯＭ８２から転送パラメータを
読出し、これに基づいて開始及び終了アドレスレジスタ
７０１及び７０２に共用メモリ９の開始及び終了アドレ
スをセットする。

これにより、データ形式変換手段７においては。

カレントアドレス７０５として開始アドレスがセットさ
れ、一方、−数回路７１２の一方の入力として終了アド
レスが人力される。

■　上位ＭＰＵ４が、自己のアドレスレジスタにＲＯＭ
Ｂ２の開始アドレスをセットする。

■　上位ＭＰＵ４が、ＲＯＭ８２からデータレジスタ７
０３にバイトサイズでデータを転送し。

自己のアドレスレジスタの内容（転送元のアドレス）を
＋１カウントアツプする。

これに応じて、データ形式変換手段７においては１次の
動作が行なわれる。

まず、データレジスタ７０３の内容が、共用メモリ９の
カレントアドレス７０５の示す位置に転送され格納され
る。

次に、＋１回路７０９により、カレントアドレス７０５
の内容が＋１カウントアツプされる。そして、新しいカ
レントアドレス７０５と終了アドレスレジスタ７０２と
が一致回路７１２で比較される。双方が一致した場合は
終了ピッ）７１３が「１」とされ、不一致の場合は終了
ピッ）７１３はｒＱ、とされる。

■　上位ＭＰＵ４が、終了ビット７１３がｒｌ」かを調
べる。

「１」でない場合、処理■をくり返す。

「１」である場合、処理を終了し９次の処理を行う。

マイクロコードの転送が終了すると、上位ＭＰＵ４は、
レジスタ６１を「１」として下位ＭＰＵ５をリセット状
態から解放し、レジスタ６２を「１」として下位ＭＰＵ
５が共用メモリ９を参照可能とする。

この処理において、上位ＭＰＵ４は、最初に開始及び終
了アドレスのセットとモード設定を行った後は、データ
をバイト単位で転送するのみでよく、また、自己のアド
レスレジスタのみを使用するだけでよい。従って、上位
ＭＰＵ４の負担は小さくてすむ。この結果、上位ＭＰＵ
４のマイクロコードについて、そのステップ数を削減し
、その構成を簡潔なものとすることができ、この点から
も磁気ディスク制御装置１の立上げ性能を向上できる。

第４図（Ｂ）は、ワードアクセスモードの場合。

即ち、共用メモリ９へのデータ転送においてデータ形式
の変換を必要とする場合の例を示している。

データの１ワードの大きさが２バイトである（１バイト
でない）場合、データ形式の変換が必要となる。

第４図（Ａ）図示の処理により下位ＭＰＵ５が起動され
ると、上位ＭＰＵ４は、磁気ディスク装Ｗ２に格納され
ている下位ＭＰＵ５に伝えるべき管理情報等を読出し、
メモリ８１に格納する。更に、上位ＭＰＵ４が、レジス
タ６１を「０」として下位ＭＰＵ５をリセットし、レジ
スタ６２を「０」として共用メモリ９（のアドレスバス
及びデータバス）を上位ＭＰＵＪ側に接続する。以下。

メモリ８１から下位ＭＰＵ５のためのデータが共用メモ
リ９即ち下位ＭＰＵ５側に転送される。

■　上位ＭＰＵ４が、モード設定レジスタ７０４のモー
ド設定ビットを「１」として、ワードアクセスモードを
指示する。

これにより、データ形式変換手段７においては。

＋　１ａ”ｓ’７０９は最初のアクセス時（０回目）に
１回のみ動作するようにされ、一方、アクセス設定回路
７０８により一致回路７１２及び＋３回路７１０が、各
々、奇数回（１，３，５，・・・）目のアクセス時及び
０を除く偶数回（２，４，６゜・・・）目のアクセス時
に動作するようにされる。従って、カレントアドレス７
０５は、開始アドレスをＮとすると、Ｎ＋１．Ｎ、Ｎ＋
３．Ｎ＋２．Ｎ＋５．・・・の如くに変更される（アク
セスは「０回目」から始めるものとする）。これにより
、データ形式の変更が可能となる。

■　上位ＭＰＵ４が、自己のアドレスレジスタにＲＯＭ
８２の開始アドレスをセットする。

■　上位ＭＰＵ４が、開始及び終了アドレスレジスタ７
０１及び７０２に共用メモリ９の開始及び終了アドレス
をセットする。

これにより、データ形式変換手段７においては。

カレントアドレス７０５として開始アドレスがセットさ
れ、一方、一致回路７１２の一方の入力として終了アド
レスが入力される。

■上位ＭＰＵ４が、メモリ８１からデータレジスタ７０
３にバイトサイズでデータをセットし。

これに応じて、データ形式変換手段７においては９次の
動作が行なわれる。

０回目のアクセスの場合、＋１回路７０９により、カレ
ントアドレス７０５の内容が＋１カウントアツプされる
。そして、共用メモリ９の新しいカレントアドレス７０
５の示す位置に、データレジスタ７０３の内容が転送さ
れ格納される。

奇数回目のアクセスの場合、−１回路７１１により、カ
レントアドレス７０５の内容が一１カウントダウンされ
る。そして、共用メモリ９の新しいカレントアドレス７
０５の示す位置に、データレジスタ７０３の内容が転送
され格納される。

偶数回目のアクセスの場合、＋３回路７１０により、カ
レントアドレス７０５の内容が＋３カウントアツプされ
る。そして、共用メモリ９の新しいカレントアドレス７
０５・の示す位置に、データレジスタ７０３の内容が転
送され格納される。

また、カレントアドレス７０５と終了アドレスレジスタ
７０２とが一致回路７１２で比較される。

双方が一致した場合は終了ビット７１３が「１」とされ
、不一致の場合は終了ビット７１３は「０」とされる。

■　上位ＭＰＵ４が、終了ビット７１３が「ｌ」かを調
べる。

「１」でない場合、処理■をくり返す。

「１」である場合、処理を終了し１次の処理を行う。

データの転送が終了すると、上位ＭＰＵ４は。

レジスタ６１を「１」として下位ＭＰυ５をリセット状
態から解放し、レジスタ６２を「１」として下位ＭＰＵ
５が共用メモリ９を参照可能とする。

この処理において、データ形式の変換についての上位Ｍ
ＰＵ４の負担は無い、また、データ形式の変換は、専用
のハードウェアによって高速に行なわれる。従って、磁
気ディスク制御装置ｔの立上げを高速に行うことができ
、また、このための上位ＭＰＵ４の負担が無いので全体
として更に高速化が可能である。また、第４図（Ａ）の
場合と同様に、データレジスタ７０３へのデータ転送に
ついての上位ＭＰＵ４の負担をも少なくすることができ
る。

なお、上述の実施例では、１ワードが２バイトで構成さ
れる場合について説明したが、１ワードは３バイト以上
の複数のバイトで構成されてもよい、この場合、アドレ
ス制御部７０７の構成を適宜変更することによって、対
応することができる。

また、上述の実施例では、上位ＭＰＵ４から下位ＭＰＵ
５へのデータ転送について説明したが。

この逆の場合であっても１本発明は適用することができ
る。

以上１本発明を実施例により説明したが１本発明はその
趣旨に従い種々の変形が可能である。

〔発明の効果〕

以上説明したように１本発明によれば、データアクセス
方法の異なるプロセッサ間でのデータ転送処理方式にお
いて、データ形式変換手段を備えたデータ形式変換手段
を設けることにより、プロセッサ間でのデータ転送の際
にデータ形式の変換を上位プロセッサの負担なしで高速
に行うことができるので、上位プロセッサのマイクロコ
ードを簡潔にすることができ、また、その処理の効率を
向上することができる。更に１本発明を磁気ディスク制
御装置に適用した場合、その立上げ性能を向上すること
ができ、システム全体の立上げの早期化に大きく寄与し
得る。

【図面の簡単な説明】

第１図は本発明の原理構成図。第２図は実施例構成図。第３図はデータ形式変換手段の概略を示す図。第４図はデータ転送処理フロー第５図及び第６図は本発明の前提となった技術の説明図
。１は磁気ディスク制御装置、２は磁気ディスク装置、３
はホストコンピュータ、４はプロセッサ（上位ＭＰＵ）
、５はプロセッサ（下位ＭＰＵ）。６はデータ形式変換手段、７はデータ形式変換手段。８はメモリ、９は共用メモリ、１１ないし１４は制御回
路。１５はＩ１０ポート。８１はメモリ。８２はＲＯＭである。

Claims

【特許請求の範囲】第１のデータ形式のデータを処理する第１のプロセッサ
（４）と、第２のデータ形式のデータを処理する第２の
プロセッサ（５）とを備え、これらの間でデータ転送を
行うデータ処理システムにおいて、前記第１のプロセッサ（４）が用いるメモリ（８）と、前記第１及び第２のプロセッサ（４、５）が共用する共
用メモリ（９）と、前記第１及び第２のプロセッサ（４、５）の間に設けら
れ、これらの間での前記データ転送を前記共用メモリ（
９）を用いて行うデータ転送回路（６）とを設けると共
に、前記データ転送に係るデータの前記データ形式の変換を
行うデータ形式変換手段（７）を前記データ転送回路（
６）に備え、前記第１のプロセッサ（４）が前記メモリ（８）から前
記第１のデータ形式のデータを読出して前記データ転送
回路（６）をアクセスし、前記データ転送回路（６）が、そのデータ形式変換手段
（７）により当該データのデータ形式を前記第２のデー
タ形式に変換すると共に、当該第２のデータ形式のデー
タを前記共用メモリ（９）に書込むことを特徴とするデータ転送処理方式。