JPS5943456A

JPS5943456A - 情報処理装置

Info

Publication number: JPS5943456A
Application number: JP15313482A
Authority: JP
Inventors: Kaoru Konno; 紺野　薫
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1982-09-02
Filing date: 1982-09-02
Publication date: 1984-03-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は情報処理装置に関し、特にフレキシブルディス
クメモリ装置、ハードディスクメモリ装置、光デイスク
メモリ装置等機械的な駆動部を有するメモリ装置を備え
る情報処理装置に関する。

フレキシブルディスクメモリ装置、ハードディスクメモ
リ装置光デイスクメモリ装置等は、大容量のデータ記憶
ができ、しかもランタムアクセスができるので、情報処
理装置すなわちコンピュータに、外部メモリ装置として
用いられる。

この種のメモリ装置は、大容量の記憶ができる反面、機
械的動作を伴うのでアクセス速度が遅い。

たとえばフレキシブルディスク装置においては、アクセ
ス時間は、磁気ヘッド位置とディスクの周方向の位置ず
なわちトラック位置を位置決めするために必要な１−ラ
ック移動時間、ディスクの所定位置（セクタ）がヘッド
位置まで回転して達するの必要な回転待ち時間、磁気ヘ
ッド位置が安定するまでに必要なセトリング時間、およ
び磁気ヘッドをディスク面に完全に接触させるまでに必
要なヘッドロード時間で定まり、最低でも数十ミリ秒は
必要である。書込み動作の場合には、書込み後の読出し
チェックが必要なので更に］−５０ｍ５程度余分に時間
かかかる。

データの−Ｆ込４７ノ、および読出し動作はディスクの
回転に同期し、で行なう必要があるので、処理装置本体
とディスクメモリ装置とをインターフェースを介して直
接Ｉｔ、Ｍｔする場合シコ−は、ディスク装置の機械動
イ１°を優先させて、ディスク装置が所定位置に位首決
めされたＩＥ、、ただちに処理装置は他の処理をやめて
ディスク読み書き動作を行なわなければならない。この
データ読み書きのためのデータ転送は、一般にはＩ）　
ＭΔ（ダイレフ１−メモリアクセス）方式により行なう
。つまり、処理装置がバスのイ土用権をＤＭＡコン１ヘ
ローラに渡して、ＩＴ）　Ｍ　Ａ田ントローラが処理装
置のメモリとディスクからのデータとのやりとりを処理
装置を介さずに制御する。したがってこのＤＭＡの期間
中は、他に優先度の高い処理の要求がある場合でも、処
理装置がイーの処理を行なうことはできない。

・そ−こて、処理装置の負担を軽減させて処理効率を高
めるために、ディスク装置に処理装置から独立した制御
装置を設け、その制御装置にも半導体メモリを備えて、
ディスク装置の）Ｉ！′、導体メモリと処理装置の半導
体メモリ装置、ならびにディスク装置の半導体メモリと
ディスクとの間でそれぞれデータ転送を行なうことが提
案されている。これによれば、たとえば読出しにおいて
は、処理装置はディスクの制御装置に指令をｌｊ、えて
おき、所定のジョブを終了したところで（ジョブとジョ
ブとの間で）、制御装置にデータがあるかどうかをみて
もしあればそれを処理装置自身のメモリに転送する。つ
まり、常に処理装置が主体であるため、処理装置とディ
スクとの間のデータ転送は、処理装置の都合に合わせて
、優先度の高い処理の県木がないときに行ないうる。デ
ータ転送の途中でその処理よりも優先度の高い処理の要
求がある場合には、そのデータ転送を中断して他の処理
を行ないうる。

しかしながら上記の方式を採用する場合であっても、た
とえば、ディスクの制御装置がデーｒスクどの間でデー
タ転送をしている時には、処理装置がその制御装置との
間でデータ転送をすることができない。つまり、処理装
置がディスクアクセスの頻度の高いジョブを実行する時
にアクセスの間隔がディスクアクセス時間よりも短くな
ると、やはり制御装置とディスクとの間のデータ転送が
終わるのを待たなければならない。

本発明は、更に主処理装置が非固体メモリ手段の動作に
左右されず効率の高い処理を行ないうる情報処理装置を
提供することを第１の目的とし、各部のデータ転送速度
を任意に調整しうる情報処理装置を提供することを第２
の目的とする。

上記の目的を達成するために本発明においては、メイン
メモリを有する主処理装置すなわち第１の制御手段と、
半導体メモリを有する第２の制御手段と、半導体メモリ
を有しディスク等非固体メモリ手段とデータ転送を行な
う第３の制御手段を備えて、第２の制御手段および第３
の制御手段を介して、第１の制御手段と非固体メモリ装
置との間でデータ転送を行なう。これによれば、たとえ
ば第３の制御手段が非固体メモリ手段をアクセス中であ
る場合でも、第１の制御手段は、第２の制御手段に対し
てデータのやりとりをすることができるから、第３の制
御手段のデータ転送の終了まで待つことなく、効率よく
処理を行ないうる。

以下、図面を参照して本発明の一実施例を説明する。第
１図に、実施例の装置の全体の概略ブロック構成を示す
。第１図を参照して説明する。第１の制御手段は主処理
装置ＣＰＵＩである。主処理装置ＣＰＵＩは、第１の半
導体メモリすなわち１：。

記憶装置ＲＡＭ１を備えている。第２の制御手段ぽ中間
制御装置ＣＰＵ２であり、ＣＩ）　Ｕ　２は第２の半導
体メモリＲＡＭ２を備えている。中間制御装置ＣＰＵ２
と主処理装置ＣＩ）　Ｕ　１は多数の信号ラインで接続
してあり、ＣＰＵ２の割り込み入力端にＣＰＵＩからの
割り込み要求信号Ｉ　Ｎ　’「Ｒ１が印加される。ＣＰ
Ｕ２はＩ　Ｎ　Ｔ　Ｒｌに応答してＩＮＴＡｌを出力す
る。第３の制御手段はマイクロコンピュータＣＰＵ３で
あり、ＣＰ　Ｕ　３は、内部にＤＭＡコントローラＤＭ
Δ１．半導体メモリ装置ＲＡＭ３等を備えている。マイ
クロコンピュータＣＰＵ３と中間制御装置ＣＰ　Ｕ　２
は、多数の信号ラインで接続してあり、マイクロコンピ
ュータ（：　Ｐ　ＬＪ　３の割り込み要求入力端に、Ｃ
Ｐ　ｔＪ　２からの信号＋　１”、Ｉ　ＴＲ２が印加さ
れる。ＣＰＵ３はＩＮ　’ＦＴ＜　、２１．こ応答して
ＴＮＴＡ２を発生する。マイクロコンビコー−−夕Ｃ；
　Ｐ　Ｕ　３はティスフ制御ユニツＩ−に含まれており
、このユニットには他にディスク、インター　）上−ス
Ｉ”　Ｄ　Ｃおよびフレキシブルディスク装置ＦＤＤが
備わっている。

第２図に、第１図の主処理装置ＣＰ　Ｕ　１の概略ブロ
ック構成を示す。第２図を参照して説明する。

ＣＰ　Ｔ、Ｊ　＋のシステ１１バスには、中央処理装置
、主記憶装置■くへＭｌ、タイマ、ＲＯＭ、通信制御装
置および丁１０インターフェースを接続しである。

Ｉ１０インターフェースの一方のラインには、ＣＲＴ表
示ユニット、キーボード二二ツｉ〜、プリンタユニッ１
−等を接続しである。Ｉ１０インターフェースのもう一
方のラインは、中間制御装置に接続してあり、］：、処
理装置ＣＰ　Ｕ　１は、このラインを介してＲ，Ａ　Ｍ
　］と中間制御装置ＣＰＵ２のメモリｒ（ΔＭ２との間
でデータのやりとりを行なう。

第３図り２．：、第１図の中間制御装置ＣＰ　Ｌ、Ｊ　
２の描成殻示ず。第３図を参照して説明する。この実施
例では、中間制御装置はインテル社のマイクＯブロセッ
ーリ”ユニツｈ　８０８５　Ａ、、　ＲＡＭ・■１０・
タイ′マ／カウンタコニット８　］、　５６　、　ＲＯ
Ｍ・■１０ユニソＩ”８３５５．ＲＡＭユニツｈ　８１
８５等で構成しである。マイクロプロセッサ、″′Ｊ−
ニツ１−８０８５の割り込み制御ライン　および８１５
６の入出力ボートを前記の主処理装置ＣＰ　Ｔ、Ｊ　１
．　＆：接続しである。８３５５の入出カポ−１〜はデ
ィスク制御装置に接続しである。

第４ａ図および第４ｂ図に、ディスク制御装置の構成を
示す。まず第４ａ図を参照して、マイクロコンピュータ
ＣＰ　Ｕ　３を説明する。ＣＰ　Ｕ　３　ハ、インテル
社製の、マイクロプロセッサユニツ１−８０８５、ＤＭ
ＡコンＩ−ローラコ、ニツ１〜８２５７（ＤＭＡ３）、
ＲＡＭメモリュニツ１へ２１１４（ＲＡＭ３）、Ｒ，Ｏ
ＭメモリュニノＩ−２７０８。

双方向バスドライバ８２２６等で構成しである。

一系統の双方向バスドライバ８２２６の入出カラインと
、８０８５の割り込み信号ラインは、前記中間制御装置
ＣＰＵ２に接続してあり、もう一系統の双方向ハストラ
イバ８２２６の入出カライン。

８２５７からのＤ　Ｍ　Ａ制御ライン等はフレキシブル
ライスク〜ｒンターフェースＦ　ｉ）　Ｃに接続しであ
る。

第４１）図を参照してディスクインターフェースＦＩ−
）＜＝、　、フレキシブルディスク装置ＦＤＤ等を説明
する。この実施例ではＦ　Ｄ　Ｄにワイ・イー・データ
社製の￥　Ｄ　２７４を使用している。ＹＤ２７４は、
５．２５インチ両而面密度のフレキシブルディスクドラ
イブである。これは、内部に磁気記憶媒体（ディスタ）
奈装着し、ディスクを等速く３００．１−＜　Ｆ’　Ｍ
　）で回転させ、ステッピングモータ、リートスクリコ
ー等でなる１〜ラック位置決め機構で磁気ヘッドをディ
スクの所定１−ラックに位置決めし、磁気ヘッドをディ
スクに押し当てて、ディスクの回転に応じた所定のタイ
ミングで、データの書き込みおよび読み出しを行なうよ
うになっている。フレキシブルディスク装置ＦＤＤの制
御信号を生成しデータの書込みおよび読み出しを行なう
のがディスクインターフェースＦ　Ｉ）　Ｃである。こ
の実施例ではＦ　Ｄ　Ｃにウェスタンデジタル社製のＦ
　Ｄ　１７９１を用いている。Ｆ　Ｌ）（″、は、Ｃｌ
）　Ｕインターフェース、コン１−ローラ／フォーマツ
タ部。

ＦＤＤインターフェース等で構成されている。コン１ヘ
ローラ／フオーマツタ部がディスク」二のデータのフ１
）−−マットを制御する。ＦｌつＣからの書込みデータ
は直接フレキシブルディスク装置に印加され、Ｉ”　Ｄ
　Ｄからの読出しデータはＶ’　Ｆ　Ｏデータセパレー
タを介してＦＤＣに印加される。これらの書込みデータ
および読出しデータはシリアルデータであり、ＦＤＣの
内部でパラレル−シリアル変換される。

第４ａ図および第４ｂ図を参照して説明する。フレキシ
ブルディスク装置Ｆ　Ｄ　Ｄに対する各々のデータの書
込みおよび読出しの際には、ディスクの回転に同期して
、Ｆ　Ｄ　ＣとマイクロコンビコータＣＰＵ３との間で
順次とデータを転送する必要かあるが、このデータ転送
速度が比較的速いため、マイクロプロセッサ８０８５の
ソフｉ−ウェアではデータ転送の処理ができない。そこ
で、マイクロコンビコータＣＰＵ３　（ＲＡＭ３）とＦ
　Ｄ　Ｃの間でデータ転送をする場合には、Ｄ　Ｍ　Ａ
コントローラと３２５７か制御を行なう。

予め、マイクロプロセッサ８０８５がＤＭＡコン（・ロ
ーラ８２５７に対して、イニシャライス、モー　ドセソ
１−、ア１−レス設定等の処理をしておくと、たとえば
データ読出しの際には、ＦＤＤの磁気ヘラ１−かディス
クの所定位置に達すると、ＦＤＣは磁気・＼）１へから
１涜出し７た信号を、デ゛−夕の「０」。

「１」に判別し、そのシリアルデータを８ビツトのパラ
レルデータに変換して、ＤＡＬＯ〜Ｄ　Ａ　Ｔ−７（−
出力オるとども１；、Ｄ　Ｍ　Ａの要求を８２５７に吊
す。ＩＩ）　Ｍ△コン（−ローラ８２５７は、この要求
を受１−Ｊるどマ・ｒりロブロセノサ８０８５に対して
７ｊ、−ル１−要求を出す。マイクロプロセッサは、ホ
ールＩ−要求を受けると動作を停止しシステムバスの使
用権をｌ−）Ｍ　Ａコン１〜ローラ８２５７に渡ず。

この後所定数のデータ転送を終了するまで、ＤＭ７Ｎコ
ン１−ローラ８２５７からアドレス信号および読出し、
書き込み制御信号が出され、これらの信号に応じて、Ｆ
　Ｄ　Ｃからの８ヒッ１−データは順次とＲＡＭメモリ
２１ｊ４の所定アドレスに書込まれる。この処理が終了
すると、丙びマイクロプロセッサ８０８５がシステムバ
スの使用楕；を握りＵノ作を開始する。

第５図に、マイクロコンピュータＣＩ］ｔＪ　３のマイ
クＩ」ブロセソサユニソｈ　８０８５の動作の（概略を
示す。第５図を参照して説明する。

まず初期設定を行なう。すなわち、出カポ−１−を初期
状態に七ッ１−シ、ディスク制御ユニｙ　ｈ　ＦＤＣお
よびＤＭＡ制御ユニノｈ　８２５７をイニシャライズし
、バッファメモリ　（Ｒ１１Ｍ　３　）をクリアする。

命令レジスタの内容を読取る。内容かクリアさ扛でいる
ときは、割込処理によって命令レジスタに命令が書込ま
れるまで待つ。

Ｄ　ＭＡ制゛御ユニット８２５７　　（ＤＭＡ：□３）
に所定のデータをセン１−する。すなわち、７１ヘレス
レシスタにメモリハソファの先頭アドレスを書込み、タ
ーミナルカラン１−レジスタに転送データ数を書込み、
モー１ヘセ、ノ１へレジスタに所定のデータを書込む１
．これでｌ）ＭΔ制御ユニツｌ−８２５７にＤ１１１４
Ａ　１１　’／　ニスｌ−（＋）　ＲＱ　２　）かある
と、８２５７がセン）−された所定の動作を開始する。

命令レジスタの内容に応じ℃、リードコマンド又１．ｌ
−ライ１−二１マントをティスフ制御ユニソｌ−Ｉ”　
１．）にの二ｊマン１くレジ゛スタにロードする。これ
により■？Ｄ　ＣはＴ３　Ｕ　Ｓ　Ｙになり、ディスク
の回転に応じた所定のタイミングでデータリクニス１〜
（Ｄ　ＲＱ　）を８２５７に出力する。

こわ、により８２５７　　（ＤＭＡ３）が動作を開始し
、マ（タロブロセソザユニット８０８５にボールド状態
Ｔ、ス１へｌ−Ｉ　Ｒ，Ｑを出力する。８０８５はこれ
によりボールド状態になり、システムバスをハイインビ
ータ゛ンスにするとともに８２５７に対してホール１ヘ
アタノリソジトＩ　１．　ｉ二）　Ａを出力する。これ
でマ・ｒりロコンピコータＣＰ　Ｕ　３はｌＤＭＡモー
ドとなり、８２５７がシステムバスに所定のアドレスデ
ータおよび制御信号（ＩＯＲ，ＩＯＷ、　ＭＥＭＲ，Ｍ
ＥＭＷ等）を出力し、これによってＦ　Ｉ’ｌ　Ｃとバ
ッファメモリＲＡ　Ｍ　３との間でテ＝−タ転送か行な
われる。

転送を終ＹするとＢ　Ｕ　Ｓ　Ｙ状態か解除さ、１１．
るのでステータスレジスタをチェックしてエラーの有無
を調べる。

命令レジスタの処理終了フラグをセン１−する。

ＣＦ’　Ｕ　２とＣＩ）　Ｕ　３とのデータの転送時に
は、ＣＰ　Ｕ　３のマイクロプロセッサ８０８５は割込
み処理を実行する。つまりＣＰ　Ｔ、Ｊ　２からＩ　Ｎ
　Ｔ　Ｒ２がくると、次の処理を実行する。

ＣＩ）　ＴＪ　２が出力する命令を読取り、その命命の
種類に応じて、その命令または予めＣＰ　ＴＪ　３のレ
ジスタにセンＩ−されている命令データをロートする。

ＣＩ）　Ｕ　２からの命令かデータ書込み命令であれば
、ＣＩ）　Ｕ　２から次に出力されるデータを順次とＣ
Ｆ−’　ｔＪ　３のメモリＲＡ、　Ｍ　３に転送する。

命令がデータ読出しの場合（、とは、命令レジスタに処
理終了フラグが立っているかどうかをグエノクすること
により、所定の読出しデータがＲＡＭＢ内にあるかどう
か調へる。ＲＡＭ３に所定のデータが無ければ、ＣＩ）
Ｕ　２に対して「データ無し」を出力する。初めて読出
し命令が出されるときには、Ｃ１）　ＩＪ　３はその命
令に対するディスクデータ読出（ノイ七行なっていない
ので、「データ無し」を出力して一担メイン処理に戻っ
てディスクデータ続出し処理を行なう。王の命令に対す
るデータ読出しが完了しｒ、ＲＡＭ３に対応するデータ
が存在するときには、そのデータをＣＰＵ２に転送する
。そし７てその命令を格納した（：　ｐ　ＩＪ　３のレ
ジスタの内容をクリアする。

第６図に、中間制御装置ＣＩ−’　Ｕ　２のマイクロブ
「１セノザユニソ（・８０８５の概略動作を示す。第６
図を参照しで説明する。

ます初期設定を行なう。すなわち、出力ボートを初期状
態にセラ１−シ・、バソ二ノアメモリＲＡ　Ｍ　２（８
１８５）をクリアする。

命令レジスタの内容を読取る。内容がクリアされている
ときには、割込み処理によって命令レジスタに命令が書
込まれるまで待つ。

ＣＰＵ３に割込み要求信号Ｉ　Ｎ　’Ｉ川く２を出力す
る。マイクロコンピュータｃ　Ｉ−）ｕ　３は、Ｄ　Ｍ
ＡモードでなければＩ　ＮＴＲ２を受けると直ちＩｃ　
Ｔ　Ｎ′ｒ　Ａ　２を出力するので、ＣＰ　ＬＪ　２は
Ｉ　Ｎ　’Ｔ”　Ａ　２が出力されるのを待つ。

データ書込みを行なう場合、まず命令コー１−を出力し
、次いでその命令コードで示されるアドレスのメモリＲ
ΔＭ２内のデータを、ＣＰＵ３に転送する。データ読出
しを行なう場合、令命コードを（：　Ｐ　Ｕ　３に出力
し、それに対応するデータがＣＰ　ＴＪ　３のメモリＲ
Ａ　Ｍ　３にあるかどうかを調へる。

デ′−夕があれは、ＣＰＵ３から出力されるデータを順
次と■〈八Ｍ２の所定アドレスにメモリする。。

そして、命令レジスタの処理終了フラグをセラ１−する
。

ＣＩ）　Ｕ　ｌどＣＴ’　Ｕ　２とのデータの転送時に
は、Ｃｐ　ｕ　：２のマイクロプロセソサユニソｌ＝　
８０８５は割込み処理を実行する。つまりＣＦ＞　Ｕ　
１から■ＮＴＲ］がくると、ＣＰ　Ｕ　２は次の処理を
・実行すＣＰ　Ｕ　Ｉか出力する命令を読取り、その命
令の種類に応して、その命令または予めＣＰＵ２の１ノ
ジスタにセットされている命令テ゛−夕をロードする。

ＣＰｔ、Ｊ　＋か＋７．の命令がデータ書込み命令であ
九は、ＣＰ　Ｕ　１から次に出力されるデータを順次と
ＣＩ）ｌ−１２のメモリＲＡ　Ｍ　２の所定アドレスに
ス１ヘアする。命令がデータ読出しの場合には、命令レ
ジスタに処理終了フラグが立っているかどうかをヂヱソ
クする、ことにより、所定の読出しデータが１ｚ　Ａ　
Ｍ　２内にあるかどうか調べる。ＲＡＭ２に所定のデー
タが無ければ、ＣＩ）　ＬＪ　Ｉに対して「データ無し
」を出力する。初めて読出し命令が出さＩ【、るときに
は、ＣＰＵ２はその命令に対するＣＰＵ３どのデータ転
送を行なっていないので、「データ無（）」夕出力し−
Ｃ−・担メイン処理に戻って０ｒ）ＴＪ　３とのデータ
転送を行なう。このデータ転送においてｃ　ｐ　ｕ　２
はＣＰＵ３にディスクデータ読取りを指示する。その命
令に対するディスクデータ読取りおよびデータ転送が完
了して、ＲＡＭ２に対応するデータが存在するときには
、そのデータをＣ））　Ｕ　１に転送する。そしてその
命令を格納したＣ　Ｉ）　Ｕ　２のレジスタの内容をク
リアする。

中間制御装置ＣＰ　Ｕ　２およびディスク制御−１，ニ
ラ１−のマイクロコンピュータｃ　ｐ　ｕ　：３が以！
−のように動作するので、主処理装置（：　Ｐ　ｔＪ　
］は自己の処理動作の都合に応じて任膚、のタイミンク
でディスクアクセス命令を出力できるし、その命令を出
力しノ′：、後は、ディスタからのデータが必要になる
まで他のジョブを実行できる。しかも、ディスク装置の
アクセス中であっても、主処理装置はそれが終了するの
佼待つことなく、次のデータート込み命令又はデータ読
出し命令を中間制御装置（′用’ｔＪ２に出力できる。

第７図に、各制御装置間のデータ転送等のタイミングの
−・例祭示す。第７図を参照しながら全体の動作りｒミ
ンクの例を説明する。たとえは主処理装置ＣＰ　Ｕ　ｌ
が所定のジョブの貿了にイ゛（′７〕で’Ｉ”　１でデ
ィスクデータ書込み命令を出し、所定のデータをＣＦ）
Ｕ　１からＣＰＵ２に転送する。、での処理が終わると
（’Ｔ’２）ＣＰＵＩは次のジョブを実行し、ＣＰ　Ｕ
　２はＴ　Ｎ　Ｔ　ＲＩをＣＰ　Ｕ　３に送って、ＣＰ
　Ｕ　ｉから得た書込みデータのディスク書込み指示と
、所定のデータをｃ　Ｐ　Ｕ　３　ｒ＝転送する。Ｔ二
３で、ＣＰ　Ｕ　３は転送されたデータのディスク書込
み動作を実行する。このとき、ＣＰ　Ｕ　２は割り込み
を受けつけうる状態にあるので、ＣＰＵＩは他の処理の
実行に左右されることなく、直ちにディスクからのデー
タ読出しをＣＰＵ２に指示しうる。

つまり、この場合ディスク−ＣＰＵ３のデータ転送と、
ＣＩ）［Ｊ　１．−　ＣＰ　Ｕ　２のデータ転送との並
行処理を行なうことになる。次いでＣＰＵ２は、ＣＰＵ
３−ＦＤＣ間のＤ　Ｍ　Ａ転送が終了するのを待って、
ＣＰＵ３に次の指令を出力する。このＣＰＵ２の待ち時
間においても、再びＣＰ　Ｕ　］が次の指令をＣｐ　ｕ
　２に送ることができる。

」―記の実施例においては主処理装置ＣＰｔＪｌ−中間
制御装ｒｖ制御ＰＵ２．および中間制御装置ＣＰＴＪ　
２−マイクロコンピュータＣＰＵ３間のデータ転送をソ
フトウェア制御により行なうようにしたが、ＣＰＵ３−
ＦＤＣ間のようにＤ　Ｍ　Ａ転送どしてもよい。その場
合、ＣＰ０１才？よびＣＰ　ｔ−１２にそれぞれＤＭＡ
制御ユニットを設けて、ｌ　／’　（’）ボートを介し
てデータを送るように構成し、　一方のＤＭＡ制御ユニ
ットをＩ１０ライ１−・、メモリリードモードとし２、
もう一方のＤ　ＩＶ？八制へユニッ１−夕Ｉ１０リード
、メモリライトモードに設定すればよい。

以」―のとおり本発明によれば、ディスクアクセス中で
あってもホス１〜コンピユータ（ずなわぢＣＩ’　Ｕ　
Ｉ　）はディスク命令およびデータ読み“ＪＦきのため
のデータ転送をしうるので、重要度の高い処理の途中で
その処理を中断する必要がなく、並行処理を行なって効
率よく処理を行ないうる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体の概略構成を示すブロ
ック図、第２図は第１図の主処理装置ＣＰＵＩの構成を
示すブロック図、第３図は第１図の中間制御装置ＣＰＵ
２の構成を示すフロック図、第４ａ図は第１図のマイク
ロコンビツー夕ＣＰ　Ｕ３とＦ　Ｉ）　Ｃの接続を示す
ブロック図、第４ｂ図は第１図のＦ　Ｉ）　Ｃとフレキ
シブルディスク装置ＦＤ「〕との接続を示すブロック図
、第５図は第４ａ図のマイクロプロセッサユニッｔ”　
８０８５の概略動作を示すフローチャート、第６図は第
３図はマ）クロブロセソサユニソｈ　８０８５の概略動
作を示すフローチャート、第７図は第１図の装置の動作
の一例を示すタイミングチャートである。ＣＩ’ｔＪＩ：ｊ：、処理装置（第１の制御手段）ＣＰ
Ｕ２　：中間制御装Ｗ（第２の制御手段）ＣＩ−ゝ（Ｊ
３：マイクロコンピュータ（第３の制御手段）１”　Ｄ
　（：　：ディスクインターフェースｒ”　ＩＪ　Ｄ　
：フレキシブルディスクメモリ装置（非固体メモリ手段
）３２方４ｂ図ヱ３Ｗ躬５罹

Claims

【特許請求の範囲】

（１）第１の半導体メモリ手段を備える第１の制御手段
；第１の制御手段に接続した、第２の半導体メモリ手段を
備える第２の制御手段；第２の制御手段に接続し７た、第、３の半導体メモリ手
段を備える第３の制御手段；および第３の制御手段に接
続した、非固体メモリ手段；を備え、第１の制御手段の第１の指示に応じて第１のメ
モリ手段の内容を非固体メモリ手段にメモリし、第１の
制御手段の第２の指示に応じて、非固体メモリ手段の内
容を第１のメモリ手段にメモリすることを特徴とする情
報処理装置。