JPH0314265B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フアクシミリ装置における制御信
号検知装置に関する。

〔従来技術の問題点〕

従来のフアクシミリ装置においては、制御信号
（トーン信号）を検知するための装置として、第
１図および第２図に示される構成が採られてい
た。すなわち、第１図の場合は、入力端子１に入
力された受信信号を、検知すべき周波数のみを通
すバンドパスフイルタ２に加えた後、全波整流回
路３により整流し、この直流信号を積分回路４で
積分してコンパレータ５に加え、この信号が基準
電圧源６の基準電圧レベルを超えた場合に、出力
端子７に検知出力信号を出力するものである。ま
た第２図の場合は、受信信号をまず零交差信号回
路８により２値化した後パルス信号としてカウン
タ９に加え、このカウンタ９において、タイマ１
０によつて計時される所定の時間内に何個のパル
スが入力されたかを計数し、この計数結果を判定
回路１１に入力して、カウンタ９で計数されたパ
ルス数が所定の数の範囲内にあることを確認し、
これにより目的の周波数の制御信号を検知したも
のとして、出力端子７より検知信号を出力するも
のである。

しかしながら、上記第１図および第２図に示す
従来の制御信号検知装置によれば、例えば振幅変
調された画信号の中に制御信号と同じ周波数成分
の信号が継続的に含まれる場合に、その画信号を
制御信号と誤検知して検知出力を発生するおそれ
があり、このため交信に支障を来たすという欠点
を有するものであつた。

なお、上述した欠点を解決するため、従来では
特開昭52−25521号公報に記載されたフアクシミ
リ用制御信号受信装置のように、位相信号の入力
期間中における制御信号の特定周波数の供給時の
みタイマー回路を駆動し、上記タイマー回路が所
定時間に達すると、オーバーフローして検出信号
を出力することにより、制御信号の検出を行うよ
うにしたものがあり、また特開昭51−30415号公
報に記載されたフアクシミリ方式のように、送信
側で画信号に無信号期間を設けて受信側に伝送
し、受信側では上記無信号期間に制御信号を伝送
することにより、上記無信号期間に信号が検出さ
れた場合には、上記検出された信号を受信側から
の制御信号として、制御信号の検出を行うものも
ある。

しかしながら上述した特開昭52−25521号公報
のフアクシミリ用制御信号受信装置によると、タ
イマー回路駆動のために位相信号の微分を行わな
ければならないので、回路構成が複雑になり、こ
のため製作コストが高くなるという難点があり、
また、特開昭51−30415号公報に記載されたフア
クシミリ方式では、画信号の送信の際、位相信号
期間の他に無信号期間を設けなければならないの
で、このため画信号の送信に時間がかかる他、制
御信号の送信の際には、上記無信号期間内のみの
制御信号送信しか行えないので、制御信号の送信
にも時間がかかり、このため迅速な信号伝送が望
めないという難点があります。

〔発明の目的〕

本発明は、上記実情に鑑みなされたもので、制
御信号を確実に検出できると共に、上記制御信号
の送受信を迅速に行うことができ、かつ簡単な回
路構成で製作コストを低減させることができるフ
アクシミリ装置における制御信号検知装置を提供
することを目的とする。

〔発明の構成〕

この発明は、制御信号を検知して出力を発生す
る回路と、この検知出力発生回路を、制御信号受
信時には動作させ、画信号受信時には動作を停止
させるようになされた制御回路とを具えた制御信
号検知装置により、上記目的を達成するものであ
る。

〔実施例〕

以下本発明の実施例について詳細に説明する。

第３図は本発明による制御信号検知装置の第１
の実施例を示し、第４図はその動作を説明するタ
イミングチヤートである。この実施例において
は、画信号受信中は、画信号中の一定位置に必ず
キヤリア成分が一定時間送出されることに着目し
て、このキヤリア成分を検出する回路を設け、こ
の回路によつて制御信号の検知出力発生回路を制
御するように構成されており、制御信号を検知し
て出力を発生する検知出力発生回路２１と、この
回路２１を制御するためのキヤリア検出回路２２
とよりなる。

検知出力発生回路２１は、所定の周波数の制御
信号を検知する周波数検知回路２３と、この回路
２３が検知出力を出力している時間を計時するた
めのカウンタ２４と、アンド回路２５およびオア
回路２６とよりなる。周波数検知回路２３には、
入力端子１より第４図イのような受信信号Ａが与
えられる。この受信信号Ａには画信号と、この画
信号の１ライン毎に挿入されるライン同期用のラ
イン同期信号と、これらの画信号および同期信号
が無いときに送られてくる制御信号とが含まれ、
この受信信号Ａが制御信号の周波数に等しい周波
数を有するときのみ、周波数検知回路２３からは
第４図ロのような出力信号Ｂが出力され、アンド
回路２５の一方の入力端に加えられる。カウンタ
２４のクロツク端子には、第４図ハに示すような
クロツク信号Ｃが加えられる。このクロツク信号
Ｃは、受信信号のライン同期信号と同位相で、同
期用キヤリアの存在する期間が〓Ｌ”レベルとな
る。オア回路２６の一方の入力端には、端子２８
より第４図ニに示すような信号Ｄが加えられてい
る。上記信号Ｄは、受信側フアクシミリ装置の内
部状態を示す信号で、信号Ｄが“Ｈ”レベルの時
には、装置が制御信号入力を期待する状態であ
り、“Ｌ”レベルの時には、装置が画信号入力を
期待している状態である。受信側で制御信号の入
力を通信規約によつて知ることができる場合に
は、“Ｈ”レベルの信号Ｂ及び信号Ｄとによつて
カウンタ２４がオバーフローし、制御信号の入力
を知ることができない場合には、“Ｈ”レベルの
信号Ｂ及び後述する信号Ｅによつてカウンタ２４
がオバーフローする。

一方アナログフイルタを有するキヤリア検出回
路２２は、入力端子１に接続されて受信信号Ａが
加えられるようになされており、画信号中の一定
位置に一定時間必ず送出されるライン同期信号の
キヤリア成分を検知して、第４図ホに示すような
負論理の信号Ｅを出力する。すなわち、キヤリア
検出回路２２ではアナログフイルタによりライン
同期信号のキヤリア成分を抽出すると、抽出した
信号電圧をライン同期の一周期にほぼ相当する期
間だけ保持し、この保持電圧の反転出力に基づき
信号Ｅを出力するようにしている。この信号Ｅは
オア回路２６の他方の入力端に加えられ、オア回
路２６の出力はアンド回路２５の他方の入力端に
加えられるようになされている。したがつて、ア
ンド回路２５からは、第４図ヘに示すような、画
信号受信中は、キヤリア成分の存在する期間
“Ｌ”レベルをとり、制御信号受信中は連続して
“Ｈ”レベルをとる信号Ｆが出力され、この信号
Ｆがカウンタ２４のイネーブル端子に加えられ
る。カウンタ２４の負論理のクリア端子には、周
波数検知回路２３の出力信号Ｂが加えられてい
る。

カウンタ２４は、そのイネーブル端子が〓Ｈ”
レベルとなつてからクロツク信号Ｃのパルス数を
計数してその数が所定の数(N)となつたとき、すな
わち、受信信号が画信号から制御信号に変つてか
ら所定の時間経過した後に、オーバーフローし
て、第４図トに示すような制御信号の検知出力Ｇ
を発生する。

以上がこの発明の第１の実施例の構成およびそ
の動作の説明であるが、このような構成によれ
ば、画信号受信中に制御信号と同じ周波数の成分
が受信されても、それを制御信号と誤検知するお
それは全くなくなる。また制御信号受信時には、
キヤリア検出回路２２の出力Ｅが連続して〓Ｈ”
レベルとなるため、カウンタ２４は周波数検知回
路２３の出力がアクテイブ時間を計時することが
可能となり、所定の時間経過後、カウンタ２４が
オーバーフローして制御信号の検知出力を発生す
ることができる。

次に本発明の第２の実施例について第５図およ
び第６図を参照して説明する。

第５図においては、前記した第３図と同様の検
知出力発生回路２１を有するので、この回路２１
の構成についての詳細な説明は省略するが、第５
図の装置においては、キヤリア成分とは異なる周
波数を有する制御信号を受信したとき、復調器か
ら出力される信号Ｈが第６図ハに示すようにビー
ト信号であることに着目して、本来画信号受信時
には必らずキヤリア成分を送出するタイムスロツ
ト、すなわちライン同期信号期間に同期して、ビ
ート信号を計数するカウンタ３１を備えている。
このカウンタ３１の出力を検知出力発生回路２１
のオア回路２６に入力することにより、カウンタ
２４の制御を行なうものである。

カウンタ３１のクロツク端子には、復調器の出
力Ｈが端子３２を通じて加えられるようになされ
ており、また負論理のクリア端子には、クロツク
信号Ｃがインバータ３３によつて遅延され、かつ
極性が反転されたクロツク信号が加えられるよ
うになされている。カウンタ３１のオーバーフロ
ー出力は、オア回路２６の他方の入力端に加えら
れるとともに、インバータ３４を介してカウンタ
３１のイネーブル端子に加えられるようになされ
ている。

次に第５図の装置の動作について第６図のタイ
ミングチヤートを参照して説明する。クロツク信
号は、受信信号のライン同期信号と同位相で、か
つ同期用キヤリアの期間が〓Ｌ”レベルとなる。
ここで受信信号が画信号から制御信号に切換わる
と、カウンタ３１は第６図ハに示すような信号Ｈ
中の予め定められた数のビート信号を計数するこ
とにより、第６図ヘに示すようなオーバーフロー
出力Ｉを出力する。この出力信号Ｉはクロツク信
号によつてクリアされる。この信号Ｉは、オア
回路２６およびアンド回路２５を経てカウンタ２
４のイネーブル端子に、第６図チに示すような信
号Ｊとして加えられる。すなわち、遅延されたク
ロツク信号は、出力信号Ｉのクリアタイミング
を遅らして、これに伴う信号Ｊの出力タイミング
を遅らしている。したがつて、カウンタ２４に加
えられているクロツク信号Ｃの立上りエツジで
は、クロツク信号が〓Ｈ”から〓Ｌ”に落ちる
前に、すなわちクリアされる前に出るから、カウ
ンタ２４は１だけ計数動作を行なう。したがつて
カウンタ２４は、予め定められた数Ｎのパルスが
発生する期間制御信号を受信した場合にはじめて
第６図リに示すような制御信号検知出力Ｇを発生
することになる。

〔発明の効果〕 以上説明したように、本発明によれば、キヤリ
ア信号検知回路からのキヤリア検知信号に応じて
周波数検知回路の検知信号出力を計時し、その計
時結果に基づき制御信号を検知することができる
ので、制御信号を確実に検出できると共に、上記
制御信号の送受信を迅速に行うことができ、また
回路構成をキヤリア信号検知回路、周波数検知回
路及び計時回路による簡単な構成にしたので、製
作コストを低減させることができ、ひいては各フ
アクシミリ装置間の交信を支障なく円滑に行わせ
ることができる。

【図面の簡単な説明】

第１図および第２図は従来の制御信号検知装置
のブロツク回路図、第３図はこの発明に係る制御
信号検知装置の実施例の回路図、第４図はその各
部の信号波形を示すタイミングチヤート、第５図
はこの発明に係る制御信号検知装置の他の実施例
の回路図、第６図はその各部の信号波形を示すタ
イミングチヤートである。 ２１……検知出力発生回路、２２……キヤリア
検出回路、２３……周波数検知回路、２４，３１
……カウンタ、２５……オア回路、２６……アン
ド回路、３３，３４……インバータ。

Claims (1)

1. 【特許請求の範囲】 １ 画信号および制御信号が含まれる受信信号か
   ら、前記制御信号を検知するフアクシミリ装置に
   おける制御信号検知装置において、 前記画信号の同期用のキヤリア信号を検知して
   該画信号の有無を示す検知信号を出力する画信号
   検知手段と、 前記制御信号の周波数に等しい周波数を検知し
   て検知信号を出力する周波数検知手段と、 前記画信号検知手段からの検知信号によつて前
   記画信号の無いことが示されている場合は、前記
   周波数検知手段の検知信号の出力を所定時間計時
   して計時結果を出力する計時回路と を具え、前記計時結果に基づき前記制御信号を検
   知することを特徴とするフアクシミリ装置におけ
   る制御信号検知装置。