JPH0113269B2 - - Google Patents
Info
- Publication number
- JPH0113269B2 JPH0113269B2 JP20298783A JP20298783A JPH0113269B2 JP H0113269 B2 JPH0113269 B2 JP H0113269B2 JP 20298783 A JP20298783 A JP 20298783A JP 20298783 A JP20298783 A JP 20298783A JP H0113269 B2 JPH0113269 B2 JP H0113269B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- output
- synchronization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高品位テレビジヨン（TV）信号等
のようにバースト信号が同期信号であるような信
号の同期に利用するバースト検出同期方法に関す
るものである。
のようにバースト信号が同期信号であるような信
号の同期に利用するバースト検出同期方法に関す
るものである。
従来例の構成とその問題点
第１図は従来のバースト検出同期回路を示して
いる。以下にこの従来例の構成について第１図と
ともに説明する。第１図において、１は帯域フイ
ルタであり、この帯域フイルタ１には入力信号７
が入力される。また、帯域フイルタ１の出力は引
算回路２と４に入力される。引算回路２の他方の
入力には、減衰回路６の出力が入力される。引算
回路２の出力は遅延回路３に入力され、遅延回路
３の出力は引算回路４の他方の入力に入力され
る。引算回路４の出力はウインドコンパレータ５
と減衰回路６に入力されており、ウインドコンパ
レータ５から同期パルス８が出力される。
いる。以下にこの従来例の構成について第１図と
ともに説明する。第１図において、１は帯域フイ
ルタであり、この帯域フイルタ１には入力信号７
が入力される。また、帯域フイルタ１の出力は引
算回路２と４に入力される。引算回路２の他方の
入力には、減衰回路６の出力が入力される。引算
回路２の出力は遅延回路３に入力され、遅延回路
３の出力は引算回路４の他方の入力に入力され
る。引算回路４の出力はウインドコンパレータ５
と減衰回路６に入力されており、ウインドコンパ
レータ５から同期パルス８が出力される。
次に、上記従来例の動作について説明する。第
１図において入力信号７として第２図のような信
号を加える。これは映像信号に同期信号としてバ
ーストを付加したもので、バーストの極性は１回
毎に反転しているものである。また、バーストの
周期は時間τDとし、これは映像の１ラインに相当
するものとする。いま仮に引算回路１に減衰回路
６からの入力がないとすると、入力力信号７は帯
域フイルタ１でバースト周波数付近以外の周波数
成分を減衰させられた後、そのまま遅延回路３に
入力される。引算回路４は遅延回路３の入出力の
差をとることになるが、遅延回路３の遅延時間は
τDであるので、ちようど１ライン前の信号との差
をとることになる。１ライン前の信号は第２図よ
り明らかなように、バーストは極性が反対であ
り、映像信号はライン間の相関が強くほぼ同じ信
号であるから、結局引算回路４の出力は映像信号
が抑圧されバーストのみとなる。更に、その出力
を減衰回路６を通して引算回路２に加えることに
よつて、正帰還がかかり、映像信号の抑圧度は増
すことになる。このようにして抽出されたバース
トは第３図のようにゆるやかに立上る波形をして
おり、また、１回毎に極性が反転している。ウイ
ンドコンパレータ５は入力電圧の絶対値がある値
を越えると出力が反転するので、第４図ｃに示す
ようにウインドコンパレータ５の出力は、入力
（第４図ａ，ｂ）の極性を問わず一定のタイミン
グとなる。よつて、この出力を同期パルス８とし
て時間の基準にすることにより、映像の同期をと
ることができる。また、抽出されたバーストに位
相の合つたクロツクを作ることができる。しかし
ながら、上期従来例においては第４図に示ように
ウインドコンパレータ５のしきい値にマージンが
少ないため、帯域制限等で入力信号７の波形が変
化するとバーストの隣のヤマで同期パルス８を出
力する等、同期精度がとれない問題点があつた。
また遅延素子等、大型で高価な部品を使わねばな
らず、コストのかかる欠点もあつた。
１図において入力信号７として第２図のような信
号を加える。これは映像信号に同期信号としてバ
ーストを付加したもので、バーストの極性は１回
毎に反転しているものである。また、バーストの
周期は時間τDとし、これは映像の１ラインに相当
するものとする。いま仮に引算回路１に減衰回路
６からの入力がないとすると、入力力信号７は帯
域フイルタ１でバースト周波数付近以外の周波数
成分を減衰させられた後、そのまま遅延回路３に
入力される。引算回路４は遅延回路３の入出力の
差をとることになるが、遅延回路３の遅延時間は
τDであるので、ちようど１ライン前の信号との差
をとることになる。１ライン前の信号は第２図よ
り明らかなように、バーストは極性が反対であ
り、映像信号はライン間の相関が強くほぼ同じ信
号であるから、結局引算回路４の出力は映像信号
が抑圧されバーストのみとなる。更に、その出力
を減衰回路６を通して引算回路２に加えることに
よつて、正帰還がかかり、映像信号の抑圧度は増
すことになる。このようにして抽出されたバース
トは第３図のようにゆるやかに立上る波形をして
おり、また、１回毎に極性が反転している。ウイ
ンドコンパレータ５は入力電圧の絶対値がある値
を越えると出力が反転するので、第４図ｃに示す
ようにウインドコンパレータ５の出力は、入力
（第４図ａ，ｂ）の極性を問わず一定のタイミン
グとなる。よつて、この出力を同期パルス８とし
て時間の基準にすることにより、映像の同期をと
ることができる。また、抽出されたバーストに位
相の合つたクロツクを作ることができる。しかし
ながら、上期従来例においては第４図に示ように
ウインドコンパレータ５のしきい値にマージンが
少ないため、帯域制限等で入力信号７の波形が変
化するとバーストの隣のヤマで同期パルス８を出
力する等、同期精度がとれない問題点があつた。
また遅延素子等、大型で高価な部品を使わねばな
らず、コストのかかる欠点もあつた。
発明の目的
本発明は、上記従来例の問題点を除去するもの
であり、伝送路の帯域制限等によるバースト波形
変化の影響を受けにくいバースト検出同期方法を
安価に実現することを目的とするものである。
であり、伝送路の帯域制限等によるバースト波形
変化の影響を受けにくいバースト検出同期方法を
安価に実現することを目的とするものである。
発明の構成
本発明は、上記目的を達成するために、バース
トのゼロクロス点が一定個数であることを利用し
て、信号のセロクロス点をカウントし、一定個数
であることを検出して同期をとるもので、ゼロク
ロス点の時間位置は信号の振巾の影響をうけにく
くする効果を得るものである。
トのゼロクロス点が一定個数であることを利用し
て、信号のセロクロス点をカウントし、一定個数
であることを検出して同期をとるもので、ゼロク
ロス点の時間位置は信号の振巾の影響をうけにく
くする効果を得るものである。
実施例の説明
以下に本発明の一実施例の構成について、図面
とともに説明する。
とともに説明する。
第５図において、９は入力信号であり、この入
力信号９はクロツクゼネレータ１２とゼロクロス
検出器１０と、正・負両極性のピークホルダ１１
に加えられる。この正・負ピークホルダ１１はゼ
ロクロス検出器１０にしきい値電圧を与えてい
る。クロツクゼネレータ１２の出力はカウンタ１
３と同期パルスゼネレータ１４に加えられる。ゼ
ロクロス検出器１０の出力はカウンタ１３に加え
られ、カウンタ１３の出力は同期パルスゼネレー
タ１４に加えられる。同期パルスゼネレータ１４
の出力が同期パルス１５である。
力信号９はクロツクゼネレータ１２とゼロクロス
検出器１０と、正・負両極性のピークホルダ１１
に加えられる。この正・負ピークホルダ１１はゼ
ロクロス検出器１０にしきい値電圧を与えてい
る。クロツクゼネレータ１２の出力はカウンタ１
３と同期パルスゼネレータ１４に加えられる。ゼ
ロクロス検出器１０の出力はカウンタ１３に加え
られ、カウンタ１３の出力は同期パルスゼネレー
タ１４に加えられる。同期パルスゼネレータ１４
の出力が同期パルス１５である。
次に上記実施例の動作について説明する。第５
図の入力信号９として第２図のようなバースト信
号を含むものを加える。正・負ピークホルダ１１
は信号の（＋）ピークと（−）ピークをホールド
することにより、入力信号９に含まれる直流電位
の大小に依らず、バーストの中心レベルに対して
一定のしきい値をゼロクロス検出器１０に与え
る。ゼロクロス検出器１０は、入力信号９が入力
信号のバースト信号の中心値を横切るところでパ
ルスを出力する。但し、第６図に示す通り入力信
号９がしきい値を越えてからある時間以内にバー
スト中心レベルを横切つた時のみパルスを出力す
るものである。クロツクゼネレータ１２は、例え
ばPLL等で構成され、入力信号９のバーストに
対し、位相が一定のクロツクを生成する。カウン
タ１３はゼロクロス検出器１０の出力パルスをカ
ウントするが、クロツクゼネレータ１２よりのク
ロツクを用いて、一定間隔で来るパルスのみをカ
ウントする。バーストがＮ周期あればゼロクロス
検出器１０出力パルスは（2N−１）個であり、
同期パルスゼネレータ１４は（2N−１）個をカ
ウントした後、2N個めのパルスが来ないことを
検出して同期パルス１５を出力する。クロツクゼ
ネレータ１２からのクロツクは連続して出力され
るため、2N個めのパルスがないことが検出でき
る。同期パルス１５は第７図に示すようにバース
ト終了時に出力されることになるので、このパル
スを同期の時間基準とすることにより同期をとる
ことができる。また、バーストが一定間隔で連続
するという特徴を用いて同期保護をかけ、映像信
号による誤同期の確率を減らすことができる。
図の入力信号９として第２図のようなバースト信
号を含むものを加える。正・負ピークホルダ１１
は信号の（＋）ピークと（−）ピークをホールド
することにより、入力信号９に含まれる直流電位
の大小に依らず、バーストの中心レベルに対して
一定のしきい値をゼロクロス検出器１０に与え
る。ゼロクロス検出器１０は、入力信号９が入力
信号のバースト信号の中心値を横切るところでパ
ルスを出力する。但し、第６図に示す通り入力信
号９がしきい値を越えてからある時間以内にバー
スト中心レベルを横切つた時のみパルスを出力す
るものである。クロツクゼネレータ１２は、例え
ばPLL等で構成され、入力信号９のバーストに
対し、位相が一定のクロツクを生成する。カウン
タ１３はゼロクロス検出器１０の出力パルスをカ
ウントするが、クロツクゼネレータ１２よりのク
ロツクを用いて、一定間隔で来るパルスのみをカ
ウントする。バーストがＮ周期あればゼロクロス
検出器１０出力パルスは（2N−１）個であり、
同期パルスゼネレータ１４は（2N−１）個をカ
ウントした後、2N個めのパルスが来ないことを
検出して同期パルス１５を出力する。クロツクゼ
ネレータ１２からのクロツクは連続して出力され
るため、2N個めのパルスがないことが検出でき
る。同期パルス１５は第７図に示すようにバース
ト終了時に出力されることになるので、このパル
スを同期の時間基準とすることにより同期をとる
ことができる。また、バーストが一定間隔で連続
するという特徴を用いて同期保護をかけ、映像信
号による誤同期の確率を減らすことができる。
本実施例においては、バーストの特徴としてゼ
ロクロス点の個数を検出しており、まだゼロクロ
ス点の時間位置は信号が帯域制限により波形変化
をおこしても変化しにくいので、波形変化に対し
て精度の高い同期パルスを出力できる利点があ
る。
ロクロス点の個数を検出しており、まだゼロクロ
ス点の時間位置は信号が帯域制限により波形変化
をおこしても変化しにくいので、波形変化に対し
て精度の高い同期パルスを出力できる利点があ
る。
発明の効果
本発明は上記のような構成であり、以下に示す
効果が得られるものである。
効果が得られるものである。
(a) 帯域制限による波形変化の影響をうけにくい
ゼロクロス点の数をバーストの特徴として抽出
するため、波形変化に対し精度の高いバースト
検出同期回路を実現できる。
ゼロクロス点の数をバーストの特徴として抽出
するため、波形変化に対し精度の高いバースト
検出同期回路を実現できる。
(b) 遅延回路のような大型で高価な部品、回路を
使用しないで済み、実現回路を小型、軽量、安
価にできる。
使用しないで済み、実現回路を小型、軽量、安
価にできる。
第１図は従来のバースト検出同期方法を実施す
る回路ブロツク図、第２図は同回路の入力信号波
形図、第３図は同回路のウインドコンパレータの
入力波形図、第４図は同回路のウインドコンパレ
ータの動作説明図、第５図は本発明の一実施例に
おけるバースト検出同期方法を実施する回路のブ
ロツク図、第６図は同回路のゼロクロス検出器の
動作説明図、第７図は同回路の同期パルスの出力
タイミング図である。 ９……入力信号、１０……ゼロクロス検出器、
１１……正・負ピークホルダ、１２……クロツク
ゼネレータ、１３……カウンタ、１４……同期パ
ルスゼネレータ、１５……同期パルス。
る回路ブロツク図、第２図は同回路の入力信号波
形図、第３図は同回路のウインドコンパレータの
入力波形図、第４図は同回路のウインドコンパレ
ータの動作説明図、第５図は本発明の一実施例に
おけるバースト検出同期方法を実施する回路のブ
ロツク図、第６図は同回路のゼロクロス検出器の
動作説明図、第７図は同回路の同期パルスの出力
タイミング図である。 ９……入力信号、１０……ゼロクロス検出器、
１１……正・負ピークホルダ、１２……クロツク
ゼネレータ、１３……カウンタ、１４……同期パ
ルスゼネレータ、１５……同期パルス。
Claims (1)
- １ バースト信号を同期信号とする複合映像信号
の同期をとる際、バースト波形のゼロクロス点が
一定の間隔で、一定個数連続することを検出して
映像同期をとることを特徴とするバースト検出同
期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202987A JPS6094579A (ja) | 1983-10-28 | 1983-10-28 | バ−スト検出同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202987A JPS6094579A (ja) | 1983-10-28 | 1983-10-28 | バ−スト検出同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094579A JPS6094579A (ja) | 1985-05-27 |
| JPH0113269B2 true JPH0113269B2 (ja) | 1989-03-06 |
Family
ID=16466452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202987A Granted JPS6094579A (ja) | 1983-10-28 | 1983-10-28 | バ−スト検出同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094579A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772004B2 (ja) * | 1988-12-21 | 1998-07-02 | 日本放送協会 | テレビジョン信号位相同期回路 |
-
1983
- 1983-10-28 JP JP58202987A patent/JPS6094579A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6094579A (ja) | 1985-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031041A (en) | Digital detector/filter for synchronizing signals | |
| US4606053A (en) | Bi-phase decoder | |
| US4491870A (en) | Digital sync separator | |
| JPS6094579A (ja) | バ−スト検出同期方法 | |
| US3991270A (en) | Circuit arrangement for line synchronization in a television receiver | |
| CA2057083A1 (en) | Digital method and apparatus for measuring the frequency of an if signal | |
| EP0756799A1 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| JPS648952B2 (ja) | ||
| JPH0113268B2 (ja) | ||
| JPS6170861A (ja) | 水平同期検出回路 | |
| JPH02309778A (ja) | クロック生成回路 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| GB2088663A (en) | Circuit arrangement for deriving a field synchronising signal from a composite television synchronising signal | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| SU1755392A1 (ru) | Амплитудный селектор | |
| JPS6244625Y2 (ja) | ||
| JPH0213068A (ja) | クランプ回路 | |
| JPH07170500A (ja) | データサンプリング方法 | |
| JP2528200B2 (ja) | ゴ―スト除去装置 | |
| KR930007979Y1 (ko) | 뮤즈디코더의 동기신호 검출회로 | |
| KR950035184A (ko) | 직렬 비트 스트림의 동기 에러 보상 회로 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPH0255474A (ja) | 水平同期信号分離回路 | |
| JPH0732465B2 (ja) | 同期信号検出回路 |