JPH03144607A - Plzt表示装置における電極の製造方法 - Google Patents
Plzt表示装置における電極の製造方法Info
- Publication number
- JPH03144607A JPH03144607A JP28421289A JP28421289A JPH03144607A JP H03144607 A JPH03144607 A JP H03144607A JP 28421289 A JP28421289 A JP 28421289A JP 28421289 A JP28421289 A JP 28421289A JP H03144607 A JPH03144607 A JP H03144607A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- grooves
- electrode
- pattern
- plzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はPLZT (透明なセラミック)の複屈折を
利用したPLZT表示装置の電極構造に係り、更に詳し
くは溝型で、かつ、櫛型の駆動電極および共通電極の形
成に際し、微細な光シヤツタアレーや平面デイスプレィ
の実現を可能とするPLZT表示装置の電極構造に関す
るものである。
利用したPLZT表示装置の電極構造に係り、更に詳し
くは溝型で、かつ、櫛型の駆動電極および共通電極の形
成に際し、微細な光シヤツタアレーや平面デイスプレィ
の実現を可能とするPLZT表示装置の電極構造に関す
るものである。
[従 来 例コ
近年、PZTにLaを添加した透明なセラミックのPL
ZT(PbO,Lad、 ZrO,、Tie)が光シャ
ッタやデイスプレィに用いられようとしている。このP
LZTを光シヤツタアレーや平面デイスプレィとして用
いる場合、例えば第7図に示す表面電極あるいは第8図
に示す溝型電極が採られることになる。この第7図にお
いて%PLZT基板1の上にはスパッタ法等により駆動
電極2および共通電極(GND) 3が形成されている
。また、第8図において、PLZT基板1には1機械加
工やエツチングによる溝に電極を埋め込み、駆動電極4
および共通電極(GND) 5が形威されている。
ZT(PbO,Lad、 ZrO,、Tie)が光シャ
ッタやデイスプレィに用いられようとしている。このP
LZTを光シヤツタアレーや平面デイスプレィとして用
いる場合、例えば第7図に示す表面電極あるいは第8図
に示す溝型電極が採られることになる。この第7図にお
いて%PLZT基板1の上にはスパッタ法等により駆動
電極2および共通電極(GND) 3が形成されている
。また、第8図において、PLZT基板1には1機械加
工やエツチングによる溝に電極を埋め込み、駆動電極4
および共通電極(GND) 5が形威されている。
この溝型の電極構造は、上記表面電極構造よりも、PL
ZT基板l基板堂内分布が良好になることから、駆動電
圧を低くすることができるという利点がある。また、上
記溝型の駆動電極4および共通電極5の幅が狭い程、開
口率が高くなる。そのため、溝型電極の形成に際しては
、エツチングよりも深く、かつ、狭い溝を切ることがで
きるダイシングカッタ等の機械加工の方が有効である。
ZT基板l基板堂内分布が良好になることから、駆動電
圧を低くすることができるという利点がある。また、上
記溝型の駆動電極4および共通電極5の幅が狭い程、開
口率が高くなる。そのため、溝型電極の形成に際しては
、エツチングよりも深く、かつ、狭い溝を切ることがで
きるダイシングカッタ等の機械加工の方が有効である。
すなわち、上記エツチングにおいては、複雑なパターン
を形成することができるが、サイドエツチングであるた
め、溝を深くすると、その溝の幅まで広くなってしまう
からである。
を形成することができるが、サイドエツチングであるた
め、溝を深くすると、その溝の幅まで広くなってしまう
からである。
[発明が解決しようとする課題]
しかしながら、上記ダイシングカッタ等の機械加工にお
いては、微細な加工(例えば短い溝の加工)や曲線加工
に不向きであるため、微小な光シャッタとする溝型電極
の溝を形成することが困難であった。
いては、微細な加工(例えば短い溝の加工)や曲線加工
に不向きであるため、微小な光シャッタとする溝型電極
の溝を形成することが困難であった。
また、上記溝型電極を形成するに際し、機械加工あるい
はエツチングにより形成した溝に金属を成膜し、ホトリ
ソ工程によるパターンニングを行なう必要があるが、そ
の溝が深く、狭くなる程、そのパターンニングが困難に
なる。すなわち、第9図に示されるように、ホトリソ工
程におけるレジスト塗布において、溝6にレジスト膜7
が均一形成されればよいが、第1O図に示されるように
、そのレジスト膜7が均一とならず、むらが生じる。
はエツチングにより形成した溝に金属を成膜し、ホトリ
ソ工程によるパターンニングを行なう必要があるが、そ
の溝が深く、狭くなる程、そのパターンニングが困難に
なる。すなわち、第9図に示されるように、ホトリソ工
程におけるレジスト塗布において、溝6にレジスト膜7
が均一形成されればよいが、第1O図に示されるように
、そのレジスト膜7が均一とならず、むらが生じる。
しかも、そのレジスト膜7としてポジタイプのものを用
いた場合、パターンニングに際し、溝6の縁6aにおい
てパターン切れを生じることがある。
いた場合、パターンニングに際し、溝6の縁6aにおい
てパターン切れを生じることがある。
さらに、第11図に示されるように、レジスト膜7が厚
すぎると、溝の底6bのパターンニングが切断できなく
なり(溝6の内部における切断ができなくなり)、溝型
電極が形成されないこともある。
すぎると、溝の底6bのパターンニングが切断できなく
なり(溝6の内部における切断ができなくなり)、溝型
電極が形成されないこともある。
この結果、溝6から配線を引き出すことができず、微細
な光シヤツタアレーや平面デイスプレィの実現の妨げに
なっていた。
な光シヤツタアレーや平面デイスプレィの実現の妨げに
なっていた。
この発明は上記課題に鑑みなされたものであり、その目
的は、配線パターンの切断をなくし、微細な光シヤツタ
アレーやデイスプレィパネルを得ることができるように
した溝型電極によるPLZT表示装置の電極構造を提供
することにある。
的は、配線パターンの切断をなくし、微細な光シヤツタ
アレーやデイスプレィパネルを得ることができるように
した溝型電極によるPLZT表示装置の電極構造を提供
することにある。
[課題を解決するための手段]
上記目的を達成するために、この発明のPLZT表示装
置の電極構造は、PLZTウェハ上に所定間隔で溝を形
成するとともに、その溝、この溝に対応して凹凸形状を
有する第Iのパターンおよびこの凹凸形状に対向して凸
凹形状有する第2のパターンに難半田性金属膜を形成し
、かつ、その第1および第2のパターンの金属膜表面に
重ねて同パターンの錫半田性金属膜を形成し、上記溝に
対して直角方向に上記凸部に渡って金属膜を切断し、こ
の第1および第2のパターンにおける切断部分を接続し
たことを要旨とする。
置の電極構造は、PLZTウェハ上に所定間隔で溝を形
成するとともに、その溝、この溝に対応して凹凸形状を
有する第Iのパターンおよびこの凹凸形状に対向して凸
凹形状有する第2のパターンに難半田性金属膜を形成し
、かつ、その第1および第2のパターンの金属膜表面に
重ねて同パターンの錫半田性金属膜を形成し、上記溝に
対して直角方向に上記凸部に渡って金属膜を切断し、こ
の第1および第2のパターンにおける切断部分を接続し
たことを要旨とする。
[作 用]
上記構成としたので、上記第1および第2のパターンの
凸部には各々独立の溝型電極が一つ置きに交互に接続さ
れ、この接続により溝型で、かつ。
凸部には各々独立の溝型電極が一つ置きに交互に接続さ
れ、この接続により溝型で、かつ。
櫛型の共通電極および駆動電極が形成される。しかも、
それら電極が相手側電極の櫛間に入り込む形になってい
る。
それら電極が相手側電極の櫛間に入り込む形になってい
る。
そこで、 PLZTウェハ上に複数本の溝による溝型電
極を形威し、かつ、上記第1のパターンに対して第2の
パターンを複数個形成すれば、複数の光シャッタを形成
することができる。しかも、溝型で、かつ、櫛型の電極
によりその光シャッタが形成されることから、微細な光
シヤツタアレーやデイスプレィパネルを得、しかもその
光シャッタの開口率を大きくシ、廓動電圧を低下するこ
とができる。
極を形威し、かつ、上記第1のパターンに対して第2の
パターンを複数個形成すれば、複数の光シャッタを形成
することができる。しかも、溝型で、かつ、櫛型の電極
によりその光シャッタが形成されることから、微細な光
シヤツタアレーやデイスプレィパネルを得、しかもその
光シャッタの開口率を大きくシ、廓動電圧を低下するこ
とができる。
[実 施 例]
以下、この発明の実施例を第1図乃至第6図に基づいて
説明する。
説明する。
第1図において、PLZT表示装置としてのPLZTウ
ェハl上には、ダイシングカッタ等の機械加工により所
定間隔で溝が切られ、これら溝に金属が成膜され、溝型
電極8が形成されるとともに、それら溝型電極8に対し
て直角方向に、しかも側辺に凹部9a、凸部9bの形状
を有する第1のパターン9およびその凸部9b、凹部9
aに対向して凹部10a、凸部10bの形状を有する第
2のパターン10に金属が成膜され、電極部が形成され
ている。
ェハl上には、ダイシングカッタ等の機械加工により所
定間隔で溝が切られ、これら溝に金属が成膜され、溝型
電極8が形成されるとともに、それら溝型電極8に対し
て直角方向に、しかも側辺に凹部9a、凸部9bの形状
を有する第1のパターン9およびその凸部9b、凹部9
aに対向して凹部10a、凸部10bの形状を有する第
2のパターン10に金属が成膜され、電極部が形成され
ている。
また、凸部9bおよび凸部10bに渡って溝型電極8が
切断されている。これにより、第1および第2のパター
ン9.10の凸部9b、10bの金属膜には互いに一つ
おきの溝型電極8が割り当てられるため、この溝型電極
8.第1および第2のパターン9.10による電極部に
より櫛型の電極が形成される。すなわち、同図の破線に
示されているように、上記櫛型で、かつ溝型の電極を共
通電極および駆動電極とすると、一つの光シャッタ11
が形成される。
切断されている。これにより、第1および第2のパター
ン9.10の凸部9b、10bの金属膜には互いに一つ
おきの溝型電極8が割り当てられるため、この溝型電極
8.第1および第2のパターン9.10による電極部に
より櫛型の電極が形成される。すなわち、同図の破線に
示されているように、上記櫛型で、かつ溝型の電極を共
通電極および駆動電極とすると、一つの光シャッタ11
が形成される。
次に、上記PLZT表示装置における溝型で、かつ、櫛
型電極の構造を第2図乃至第6図を参照して説明する。
型電極の構造を第2図乃至第6図を参照して説明する。
まず、第2図に示されているように、PLZTウェハ上
上には機械加工により所定間隔で溝6が切られる。この
場合、ダイシングカッタ等を用いると、深さ150μm
まで、@30μII〜40μ璽の溝6を切ることができ
る。
上には機械加工により所定間隔で溝6が切られる。この
場合、ダイシングカッタ等を用いると、深さ150μm
まで、@30μII〜40μ璽の溝6を切ることができ
る。
その後、第3図に示されているように、そのPLZTウ
ェハ1上には、難半田性金属(例えばNiCr等)をス
パッタ法により成膜するとともに1通常のホトリソ工程
により溝6の内部およびPLZTウェハ1の表面の一部
に所定パターン(上記第1および第2のパターン9.1
0)がパターンニングされる。
ェハ1上には、難半田性金属(例えばNiCr等)をス
パッタ法により成膜するとともに1通常のホトリソ工程
により溝6の内部およびPLZTウェハ1の表面の一部
に所定パターン(上記第1および第2のパターン9.1
0)がパターンニングされる。
このとき、ポジタイプのレジストを第11図で示した膜
厚分布となるように、つまりパターンニングによ、すp
tzrウェハ1上の第1および第2のパターン9,10
の金属膜(電極部)と溝6内の金属rQ(溝型電極)と
が確実に接続されるように、レジスト塗布が厚く行われ
る。すなわち、溝6の内部においてパターンを切る必要
がないことからである。
厚分布となるように、つまりパターンニングによ、すp
tzrウェハ1上の第1および第2のパターン9,10
の金属膜(電極部)と溝6内の金属rQ(溝型電極)と
が確実に接続されるように、レジスト塗布が厚く行われ
る。すなわち、溝6の内部においてパターンを切る必要
がないことからである。
続いて、上記第1およ・び第2のパターン9,1oには
、易半田性金属(例えばAu等)が成膜されるとともに
、通常のホトリソ工程によりNiCr膜のパターンに重
ねて易半田性金属膜(Au膜)の同パターンが形成され
る。このとき、そのAu成膜はPLZTウェハ1表面に
形成した第1および第2のパターン9゜10のNiCr
膜にのみ行なえばよく、溝6の内部にする必要がないた
め、ポジタイプのレジストを第10図で示した膜厚分布
となるように、つまりパターンニングにより第1および
第2のパターン9.10のみにAu膜が形成されるよう
に、レジスト塗布が薄く行われる。
、易半田性金属(例えばAu等)が成膜されるとともに
、通常のホトリソ工程によりNiCr膜のパターンに重
ねて易半田性金属膜(Au膜)の同パターンが形成され
る。このとき、そのAu成膜はPLZTウェハ1表面に
形成した第1および第2のパターン9゜10のNiCr
膜にのみ行なえばよく、溝6の内部にする必要がないた
め、ポジタイプのレジストを第10図で示した膜厚分布
となるように、つまりパターンニングにより第1および
第2のパターン9.10のみにAu膜が形成されるよう
に、レジスト塗布が薄く行われる。
続いて、第4図に示されているように、ダイシングカッ
タにより溝型電極8に対して直角方向にその溝より深い
溝12が切られ、各々独立の溝型電極8が形成される。
タにより溝型電極8に対して直角方向にその溝より深い
溝12が切られ、各々独立の溝型電極8が形成される。
すなわち、第5図に示されているように、その溝12に
より、第1および第2のパターン9,10の凸部9b、
10bの先端が切断され、またそれら第1のおよび第2
のパターン9゜IOの他側辺の近くで溝型電極8が切断
されるがらである。
より、第1および第2のパターン9,10の凸部9b、
10bの先端が切断され、またそれら第1のおよび第2
のパターン9゜IOの他側辺の近くで溝型電極8が切断
されるがらである。
上記溝12を形成した後、第6図に示されているように
、PLZTウェハ1にはハンダデイツプあるいはハンダ
フローが施され、第1および第2のパターン9,10の
切断された凸部9b、10bの先端のみが溝12を越え
て接続されるが、同図の矢印Aの部分、つまり溝型電極
8のみが切断されている部分は接続されない、すなわち
、溝12の輻はせいぜい40μmと狭く、その凸部9b
、10bの切断部分は半田により容易にデイツプされる
からであり、また溝6内にはAugIJでなく、NiC
r膜が形成されており、その半田を弾いてしまい、上記
矢印A部分には半田膜が形成されないからである。する
と。
、PLZTウェハ1にはハンダデイツプあるいはハンダ
フローが施され、第1および第2のパターン9,10の
切断された凸部9b、10bの先端のみが溝12を越え
て接続されるが、同図の矢印Aの部分、つまり溝型電極
8のみが切断されている部分は接続されない、すなわち
、溝12の輻はせいぜい40μmと狭く、その凸部9b
、10bの切断部分は半田により容易にデイツプされる
からであり、また溝6内にはAugIJでなく、NiC
r膜が形成されており、その半田を弾いてしまい、上記
矢印A部分には半田膜が形成されないからである。する
と。
溝型電極8は各々独立になり、しかも第Iおよび第2の
パターン9,10には凸部9b、10bを介して−っ置
きの溝型電極8が交互に接続され、この接続によりそれ
ぞれが溝型で、かつ、櫛型の電極となる。
パターン9,10には凸部9b、10bを介して−っ置
きの溝型電極8が交互に接続され、この接続によりそれ
ぞれが溝型で、かつ、櫛型の電極となる。
そこで、第2図乃至第6図に示されていように、第1の
パターン9に対して第2のパターン10を複数個とし、
また第1のパターン9を共通電極(GND)とし、かつ
、第2のパターン10を駆動電極とすれば、第6図の破
線で囲まれている光シャッタ11を複数個形成すること
ができ、しかもその複数の光シャッタ11の共通電極お
よび駆動電極が溝型で。
パターン9に対して第2のパターン10を複数個とし、
また第1のパターン9を共通電極(GND)とし、かつ
、第2のパターン10を駆動電極とすれば、第6図の破
線で囲まれている光シャッタ11を複数個形成すること
ができ、しかもその複数の光シャッタ11の共通電極お
よび駆動電極が溝型で。
かつ、櫛型にできる。これにより、そのシャッタの開口
率を大きくし、かつ、その駆動電圧の低下が図れること
ができ、微細な光シヤツタアレーやデイスプレィパネル
が実現可能になる。
率を大きくし、かつ、その駆動電圧の低下が図れること
ができ、微細な光シヤツタアレーやデイスプレィパネル
が実現可能になる。
[発明の効果]
以上説明したように、この発明のPLZT表示装置のP
LZT表示装置の電極構造によれば、 PLZτウェハ
上に所定間隔で溝を形成するとともに、これら溝に金属
を成膜し、かつ、その溝に対して直角方向に深い溝を形
成して溝の金属膜を切断して複数の溝型電極を形成する
とともに、この複数の溝型電極を一つ置きに接続して櫛
型の共通電極(GND)および駆動電極としたので、微
小な光シャッタを形成することができ、かつ、そのシャ
ッタの開口率を大きくシ、駆動電圧を低くすることがで
き、上記電極構造のPLZT表示装置を微細な光シヤツ
タアレーや平面デイスプレィに利用することが可能にな
るという効果がある。
LZT表示装置の電極構造によれば、 PLZτウェハ
上に所定間隔で溝を形成するとともに、これら溝に金属
を成膜し、かつ、その溝に対して直角方向に深い溝を形
成して溝の金属膜を切断して複数の溝型電極を形成する
とともに、この複数の溝型電極を一つ置きに接続して櫛
型の共通電極(GND)および駆動電極としたので、微
小な光シャッタを形成することができ、かつ、そのシャ
ッタの開口率を大きくシ、駆動電圧を低くすることがで
き、上記電極構造のPLZT表示装置を微細な光シヤツ
タアレーや平面デイスプレィに利用することが可能にな
るという効果がある。
第1図はこの発明の一実施例を示すPLZT表示装置の
電極構造の概略的正面図、第2図乃至第6図は上記PL
ZT表示装置の電極の製作プロセスを説明するための図
、第7図および第8図は従来の表面電極および溝型電極
の構造を説明するための概略的断面図、第9図乃至第1
1図は従来の溝型電極の製作プロセスの一部分を説明す
るための図である。 図中、1はPLZTつxハ、6,12は溝、8は溝型電
極、9は第1のパターン、9aは凹部(第Iのパターン
の)、9bは凸部(第Iのパターン9の)、IOは第2
のパターン、10aは凹部(第2のパターンの)、10
bは凸部(第2のパターン10の)、11は光シャッタ
である。
電極構造の概略的正面図、第2図乃至第6図は上記PL
ZT表示装置の電極の製作プロセスを説明するための図
、第7図および第8図は従来の表面電極および溝型電極
の構造を説明するための概略的断面図、第9図乃至第1
1図は従来の溝型電極の製作プロセスの一部分を説明す
るための図である。 図中、1はPLZTつxハ、6,12は溝、8は溝型電
極、9は第1のパターン、9aは凹部(第Iのパターン
の)、9bは凸部(第Iのパターン9の)、IOは第2
のパターン、10aは凹部(第2のパターンの)、10
bは凸部(第2のパターン10の)、11は光シャッタ
である。
Claims (2)
- (1)PLZTウェハ上に所定間隔で溝を形成し、該溝
に金属を成膜し、かつ、前記溝に対して直角方向に前記
溝より深い溝を形成して前記金属膜を切断し、該切断溝
により複数の溝型電極を形成してなり、該複数の溝型電
極を一つ置きに接続して櫛型の共通電極および駆動電極
としたことを特徴とするPLZT表示装置の電極構造。 - (2)前記金属の成膜に際しては、前記溝、該溝に対応
して側辺に凹凸形成を有する第1のパターンおよび該凹
凸形状に対向して凸凹形状を有する第2のパターンに難
半田性金属膜を形成し、かつ、前記第1および第2のパ
ターンの金属膜に重ねて同パターンの易半田性金属膜を
形成してなり、前記共通電極および駆動電極は、前記溝
に対して直角方向に前記凸部に渡って前記金属膜を切断
し、前記第1および第2のパターンにおける切断部分を
接続した請求項(1)記載のPLZT表示装置の電極構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284212A JPH0778580B2 (ja) | 1989-10-31 | 1989-10-31 | Plzt表示装置における電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284212A JPH0778580B2 (ja) | 1989-10-31 | 1989-10-31 | Plzt表示装置における電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03144607A true JPH03144607A (ja) | 1991-06-20 |
| JPH0778580B2 JPH0778580B2 (ja) | 1995-08-23 |
Family
ID=17675617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284212A Expired - Lifetime JPH0778580B2 (ja) | 1989-10-31 | 1989-10-31 | Plzt表示装置における電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778580B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53121599A (en) * | 1977-03-31 | 1978-10-24 | Citizen Watch Co Ltd | Transparent electrode pattern formation method for electro-optical display element |
| JPS5866916A (ja) * | 1981-10-16 | 1983-04-21 | Nec Corp | 導波形光制御デバイスの製作方法 |
| JPS6210281A (ja) * | 1985-07-05 | 1987-01-19 | Omron Tateisi Electronics Co | Idtの作製方法 |
-
1989
- 1989-10-31 JP JP1284212A patent/JPH0778580B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53121599A (en) * | 1977-03-31 | 1978-10-24 | Citizen Watch Co Ltd | Transparent electrode pattern formation method for electro-optical display element |
| JPS5866916A (ja) * | 1981-10-16 | 1983-04-21 | Nec Corp | 導波形光制御デバイスの製作方法 |
| JPS6210281A (ja) * | 1985-07-05 | 1987-01-19 | Omron Tateisi Electronics Co | Idtの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778580B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416631A (en) | Light shutter array | |
| JPS5912174B2 (ja) | 受動形画像表示装置の電極製造方法 | |
| US4887104A (en) | Electrooptical light shutter device and printer apparatus using same | |
| US4181563A (en) | Process for forming electrode pattern on electro-optical display device | |
| JP2002075213A (ja) | プラズマ表示装置 | |
| JPS6138927A (ja) | 光シヤツタの製造方法 | |
| JPH0778580B2 (ja) | Plzt表示装置における電極の製造方法 | |
| JPS61118724A (ja) | 光シヤツタ−アレイ素子 | |
| JPH0416767B2 (ja) | ||
| JPH0422248B2 (ja) | ||
| JPS58189618A (ja) | 光偏向装置 | |
| JPS6133166B2 (ja) | ||
| KR100911959B1 (ko) | 반사체 형성 방법, 반사 구조체 및 액정 표시 장치 | |
| JPH0731315B2 (ja) | 光シヤツタアレイ素子 | |
| JP2987976B2 (ja) | 光シャッタアレイ | |
| JPS63159823A (ja) | 光シヤツタアレイ | |
| JPH0693062B2 (ja) | Plzt表示ディバイスの電極構造 | |
| JP4686154B2 (ja) | 表示素子用基板の製造方法 | |
| JPH0963486A (ja) | ガス放電表示装置及び該装置に用いるセルの形成方法 | |
| JPH02110519A (ja) | 液晶素子用基板の製造方法 | |
| JPS6110832A (ja) | ガス放電パネル | |
| JP2007119836A (ja) | 成膜方法 | |
| JPS6198324A (ja) | 液晶表示装置 | |
| JPS60126623A (ja) | 液晶表示パネル | |
| JPH02250954A (ja) | スパッタリング用マスク及びパターン化されたスパッタリング被膜を有する基板の製造方法 |