JPH03145145A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH03145145A
JPH03145145A JP1283664A JP28366489A JPH03145145A JP H03145145 A JPH03145145 A JP H03145145A JP 1283664 A JP1283664 A JP 1283664A JP 28366489 A JP28366489 A JP 28366489A JP H03145145 A JPH03145145 A JP H03145145A
Authority
JP
Japan
Prior art keywords
electronic component
component mounting
base material
conductor circuit
inner end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1283664A
Other languages
English (en)
Other versions
JP2777664B2 (ja
Inventor
Yoji Yanagawa
柳川 洋二
Yoshiyasu Nishikawa
西川 嘉保
Yoshihide Suzuki
芳英 鈴木
Kazuhiro Furukawa
古川 和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1283664A priority Critical patent/JP2777664B2/ja
Publication of JPH03145145A publication Critical patent/JPH03145145A/ja
Application granted granted Critical
Publication of JP2777664B2 publication Critical patent/JP2777664B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子部品搭載用基板に関し、特に基材上の導
体回路と電子部品搭載部の電子部品とを、ボンディング
ワイヤによって電気的に接続するようにした電子部品搭
載用基板に関するものである。
(従来の技術) 近年の電子部品それ自体は、半導体素子を代表としてそ
の高密度かつ小型化が図られてきており、これが機能す
るようにするためには電子部品搭載用基板に実装して装
置化しなければならない。そして、そのための電子部品
搭載用基板としては、これに外部接続端子となる部分を
予め形成しておき、これを利用して電子部品搭載装置を
他の装置等との電気的接続が行なえるようにしなければ
ならないものである。
このような電子部品搭載用基板の従来の例としては、第
6図及び第7図に示したようなものがあり、この従来の
電子部品搭載用基板(30)においては、その導体回路
(12)の口を基材(11)上に直接形威して、この導
体回路(12)の内端部(13)と電子部品搭載部(1
2a)上の電子部品(20)とをボンディングワイヤ(
17)により電気的に接続するようにしたものである。
ところで、各ボンディングワイヤ(17)はある高温で
各導体回路(12)と接続しなければならないものであ
るため、上記のような電子部品搭載用基板(30)にお
いては、その導体回路(12)の内端部(13)がボン
ディングの時の高温に十分耐えられるように基材(11
)に確実に密着したものと構成する必要がある。しかし
ながら、各導体回路(12)は基材(11)に対して接
着剤によって一体化されることが多いため、特に近年の
電子部品搭載用基板のようにこれに形成すべき導体回路
(12〉の幅が狭くなってきている現状においては、ボ
ンディング時の高温に十分耐え得るような導体回路(1
2)における内端部(13)の基材(11)に対する強
固な一体化は殆んど不可能に近いものとなってきている
のである。
そこで、第8図及び第9図に示すような電子部品搭載用
基板(40)が提案されてきている(例えば特開昭55
−56639号公報)。この電子部品搭載用基板(40
〉は、各導体回路(12)の内端部(13)を基材(1
1)に形成した穴から個々に露出するように構成して、
この基材(11)の穴から各ボンディングワイヤ(17
)を通すようにしてポインディングするものであるが、
この構成を採用すると各式の周囲に位置する基材(11
)が邪魔になるから、各導体回路(12)間の間隔をあ
る一定以上のものにしなければならないため、各導体回
路(12)の間隔を狭くする、すなわちファインパター
ン化をすることは困難なものである。具体的には、ボン
ディングワイヤ(17)を打つための装置の先端は現在
最小でも直径0.3mm(以下mm直径のことを端にφ
と示す)であるため、基材(11)側の穴は0.3φ以
上である必要があり、この穴をふさぐ各導体回路(12
)は0.5φ以上のもの巳ならざるを得ない。従って、
各導体回路(12)間のピッチは最小でも1.1mmと
なり、これではファインパターン化は望めないのである
(発明が解決しようとする課題) 本発明は、以上のような実状に檻みてなされたもので、
その解決しようとする課題は、電子部品搭載用基板にお
ける導体回路のさらなるファイン化である。
そして、本発明の目的とするところは、ボンディングワ
イヤ(17)による接続を確実に行うことができて、し
かも各導体回路(12)のファイン化を図ることのでき
る電子部品搭載用基板(lO)を簡単な構成によって提
供することにある。
(課題を解決するための手段) 以上の課題を解決するために、本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「多数の導体回路(12)の内端を、各導体回路(12
)を支持している基材(11)の電子部品搭載部(12
a)に向かうように形成するとともに、各導体回路(1
z)の外端部(14)を外部接続端子とすべく露出させ
るための第一の開口(15)を基材(11)に有する電
子部品搭載用基板(10)において、第一の開口(15
)と電子部品搭載部(12a)との間に位置する基材(
11)に、各導体回路(12)の内端部(13)を複数
まとめて露出させる第二の開口(16)を形成して、 この第二の開口(16)を通して、各導体回路(12)
の内端部(13)と電子部品搭載部(12a)上の電子
部品(20)とのボンディングワイヤ(17)による電
気的接続を図れるようにしたことを特徴とする電子部品
搭載用基板(10)J である。
(発明の作用) 以上のように構成した本発明にかかる電子部品搭載用基
板(lO)の作用を、以下に図面を参照して説明する。
まず、本発明に係る電子部品搭載用基板(10)におい
ては、各導体回路(12)の内端部(13)を基材(1
1)に形成した第二開口(16)によって複数同時に露
出させるようにしたから、各導体回路(12)の内端部
(13)に対するボンディングワイヤ(17)の接続を
容易にしているのである。すなわち、ボンディングワイ
ヤ(17)を打つための装置の先端が大きなものであっ
たとしても、これが基材(11)によって邪魔されるこ
となく接続作業を行なうことが可能なのである。従って
、第二開口(16)にて露出する各導体回路(12)の
間隔を小さくすることが可能となっているのである。
また、各導体回路(12〉の内端部(13)は、その両
側を基材(11)側に固着してあり、しかもその露出す
る部分にボンディングワイヤ(17)を接続するのであ
るから、ボンディングワイヤ(17)のボンディング時
に加えられる熱が直接導体回路(12)の基材(14)
との固着部に悪影響を与えるものではなくなっており、
ファイン化した各導体回路(12)に対するボンディン
グが十分可能となっているのである。
さらに、本発明に係る電子部品搭載用基板(10)にお
いては、従来から形成されている第一開口(15)の内
側に位置する基材(11)に第二開口(16)を形成す
ればよいのであるから、その製造は従来の方法をそのま
ま採用することにより行えるものとなっており、例えば
第一開口(15)と第二開口(16)とを基材(It)
に同時に形成することにより、当該電子部品搭載用基板
(10)の製造は非常に簡単に行なえるのである。
なお、第3図に示した実施例におけるように、第二開口
(16)から露出する導体回路(12)の内端部(13
)に膨出部(18)を積極的に形成するようにすれば、
この膨出部(18)を利用してボンディングを確実かつ
容易に行なえるようにすることが可能となるだけでなく
、各導体回路(12)のファイン化をも満足することが
可能となるものである。
(実施例) 次に本発明に係る電子部品搭載用基板(10)を、図面
に示した各実施例に従って詳細に説明する。
実」L例」2 第1図及び第2図は、本発明の第一実施例に係る電子部
品搭載用基板(lO)を示すものであり、基材(11)
の図示裏面側に多数の導体回路(12)を形成したもの
である。
また、この電子部品搭載用基板(10)には、その略中
心部に電子部品(20)を搭載するための電子部品搭載
部(12a)が形成してあり、各導体回路(12)の内
端部(13)はこの電子部品搭載部(12a)に向けて
突出している。
そして、この電子部品搭載用基板(lO)を構成してい
る基材(11)には、第1図に示したように、電子部品
搭載部(12a)の近傍に第二開口(16)が形成して
あり、この第二開口(16)の外側に第一開口(15)
がそれぞれ形成しである。各第二開口(16)は、各導
体回路(12)の内端部(13)をまとめて(図示した
実施例においては4本分)露出させるものであり、この
内端部(13)の両側に位置する基材(11)に対して
各内端部(13)の両側が接着固定しである。
また、各第一開口(15)は内端部(13)の外端部(
14)を露出させるものであり、この露出した外端部(
14)は所謂アウターリードとなって、当該電子部品搭
載用基板(,10)を使用して電子部品搭載装置を形成
したとき、外部接続端子となるものである。
以上のように構成した電子部品搭載用基板(10)に対
しては、第2図にて示したように、その電子部品搭載部
(12a)上に電子部品(20)が実装されるのであり
、この電子部品(20)と各導体回路(12)の内端部
(13)とはボンディングワイヤ(17)によって電気
的に接続されるのである。
笈血史1 第3図には、本発明の第二実施例に係る電子部品搭載用
基板(lO)の平面図が示してあり、この実施例におい
ては、各第二開口(16)から露出する導体回路(12
)の内端部(13〉に膨出部(18)がチドリ状に形成
したものである。その他の構成は、上記第一実施例と同
様であるので、同一部材に同一符号を伏してその説明を
省略する。
各膨出部(18)は、各導体回路(12)の内端部(1
3〉に対するボンディングワイヤ(17)の接続を行な
い易いようにするものであり、また各導体回路(12)
の間隔を大きくしないようにチドリ状、すなわち形成位
置を交互にしたものである。
笈眞班1 第4図及び第5図には、本発明の第三実施例が示してあ
り、この実施例の第一実施例と異なる点は、基材(11
)の表側にも導体回路(12)が形成しであることであ
る。その他の構成は第一実施例と同様である。
すなわち、この第三実施例に係る電子部品搭載用基板(
lO)においては、基材(11)の裏面側に形成した各
導体回路(12)に対して、平面的にみた場合干渉しな
い位置であってかつ基材(11)の表側に形成した別の
第二導体回路(19)を有するものであり、これらの表
面側の第二導体回路(19)の内端部(13)は基材(
11)上に位置したものである。
従って、この電子部品搭載用基板(10)においては、
基材(11)の両側に位置する導体回路(12)及び第
二導体回路(19)によってファイン化が遺戒すること
ができることは勿論のこと、基材(11)の表面側の第
二導体回路(19)の間隔を広くとること及び幅広く形
成することができて、これを基材(11)上に強固に接
着できるのである。これにより、この基材(11)上の
第二導体回路(19)の先端に対して、ボンディングワ
イヤ(17)を直接接続しても、これによる悪影響は発
生しないのである。
(発明の効果) 以上詳述した通り、本発明においては、上記各実施例に
て例示した如く、第一開口(15)と電子部品搭載部(
Lea)との間に位置する基材(11)に、各導体回路
(12)の内端部(13)を複数まとめて露出させる第
二開口(16)を形成したことにその構成上の特徴があ
り、これにより、ボンディングワイヤ(17)による接
続を確実に行うことができて、しかも各導体回路(12
)のファイン化を図ることのできる電子部品搭載用基板
(10)を簡単な構成によって提供することができるの
!ある。
【図面の簡単な説明】
第1図は本発明の第一実施例に係る電子部品搭載用基板
の部分平面図、第2図は第1図の、■−■線に沿ってみ
た拡大断面図、第3図は本発明の第二実施例に係る電子
部品搭載用基板の部分平面図、第4図は同第三実施例に
係る電子部品搭載用基板の部分平面図、第5図は第4図
のV−V線に沿ってみた拡大断面図、第6図は従来の電
子部品搭載用基板の部分平面図、第7図は第6図の■−
■線に沿ってみた拡大断面図、第8図は別の従来の電子
部品搭載用基板を示す部分平面図、第9図は第8図のI
X−IX線に沿ってみた拡大断面図である。 符  号  の  説  明 10・・・電子部品搭載用基板、11・・・基材、12
・・・導体回路、12a・・・電子部品搭載部、13・
・・内端部、14・・・外端部、15・・・第一開口、
16・・・第二開口、17・・・ボンディングワイヤ、
2G・・・電子部品。 以上

Claims (1)

  1. 【特許請求の範囲】  多数の導体回路の内端を、各導体回路を支持している
    基材の電子部品搭載部に向かうように形成するとともに
    、各導体回路の外端部を外部接続端子とすべく露出させ
    るための第一の開口を前記基材に有する電子部品搭載用
    基板において、 前記第一の開口と電子部品搭載部との間に位置する前記
    基材に、前記各導体回路の内端部を複数まとめて露出さ
    せる第二の開口を形成して、この第二の開口を通して、
    前記各導体回路の内端部と電子部品搭載部上の電子部品
    とのボンディングワイヤによる電気的接続を図れるよう
    にしたことを特徴とする電子部品搭載用基板。
JP1283664A 1989-10-30 1989-10-30 電子部品搭載用基板 Expired - Lifetime JP2777664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1283664A JP2777664B2 (ja) 1989-10-30 1989-10-30 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1283664A JP2777664B2 (ja) 1989-10-30 1989-10-30 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH03145145A true JPH03145145A (ja) 1991-06-20
JP2777664B2 JP2777664B2 (ja) 1998-07-23

Family

ID=17668463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1283664A Expired - Lifetime JP2777664B2 (ja) 1989-10-30 1989-10-30 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2777664B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205352A (ja) * 1989-02-03 1990-08-15 Hitachi Ltd リードフレームおよびそれを用いた半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205352A (ja) * 1989-02-03 1990-08-15 Hitachi Ltd リードフレームおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
JP2777664B2 (ja) 1998-07-23

Similar Documents

Publication Publication Date Title
JP3536023B2 (ja) Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
JPS62229896A (ja) 印刷配線基板
JP2568748B2 (ja) 半導体装置
US6833512B2 (en) Substrate board structure
JPH01166545A (ja) ジグザグ型ic
JPH02301182A (ja) 薄型実装構造の回路基板
JPH03145145A (ja) 電子部品搭載用基板
JP2798108B2 (ja) 混成集積回路装置
JP2532026B2 (ja) 電子部品搭載用基板
JPH1117298A (ja) フレキシブルプリント基板
JP3008887U (ja) Icピッチ変換基板
JPH0430441A (ja) 半導体装置
JP3738935B2 (ja) ハイブリット集積回路の製造方法
JPH0722091A (ja) 接続端子
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP3194300B2 (ja) 半導体装置
JPS60201692A (ja) 配線回路装置
JPH064605Y2 (ja) 混成集積回路
JPH1140911A (ja) プリント基板
JPS63124539A (ja) 混成集積回路
JPS62208691A (ja) 両面実装型混成集積回路
JPS6295250A (ja) サ−マルプリントヘツド装置
JPH0955580A (ja) プリント基板
JPH0710969U (ja) プリント基板
JPH02102594A (ja) 混成集積回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080508

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12