JPH031510A

JPH031510A - 誘導ｍ型遅延回路用インダクタ列及びその製造方法

Info

Publication number: JPH031510A
Application number: JP13544489A
Authority: JP
Inventors: Takahiro Yogi; 與儀　隆宏; Masahito Ogawa; 小川　将仁; Wataru Takano; 高野　亘; Muneo Hayashi; 林　宗生
Original assignee: Yokogawa Medical Systems Ltd
Current assignee: GE Healthcare Japan Corp
Priority date: 1989-05-29
Filing date: 1989-05-29
Publication date: 1991-01-08
Anticipated expiration: 2013-02-25
Also published as: JP2719720B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、プリント基板上にインダクタ素子を配列して
構成される誘導Ｍ型遅延回路用インダクタ列及びその製
造方法に関するものである。

（従来の技術）超音波診断装置のビームフォーマ回路等に用いられる従
来の誘導Ｍ型遅延回路用インダクタ列を第３図及び第４
図に示す、２０はインダクタ素子であり、所定の回数の
巻線８が施されたコア３からなっている。コア３はフェ
ライト等で構成される。

１０はプリント基板であり、１１はその電極パターンで
ある。１２はインダクタ素子２０をプリント基板１０に
固定するためのエポキシ樹脂であり、１３はインダクタ
素子２０の巻線８の端を電極パターン１１に電気的に接
続する半田である。インダクタ素子２０はコア３の軸の
向きを（Ｘ方向に）揃えプリント基板上にその軸の向き
に直角な方向（Ｘ方向）に所定の間隔ｄで配列しである
。図の様に小さなインダクタ素子２０を多数配列するの
は、高周波の信号に大きな遅延時間を得させ且つ歪みを
小さく押さえるためである。

ところで、上記の様な誘導Ｍ型遅延回路用インダクタ列
を製造する場合、巻Ｉ！ｃ８が施されたインダクタ素子
２０をプリント基板１０の上に人手によって揃えて所定
の等しい間隔ｄで並べ、エポキシ樹脂１２でその位置を
固定する。更に、インダクタ素子２０の巻線８の端を人
手によってプリント基板１０の電極パターン１１に半田
付けして電気的接続をする。

又、上記回路を超音波診断装置のビームフォーマ等に使
用する場合−Ｗ１度の高い遅延時間を得ることが要求さ
れ、又、インダクタ素子２０間で信号の反射がないこと
即ち回路の各部分のインピーダンスが一定であることが
要求される。遅延時間及びインピーダンスは、インダク
タ素子２０の個々のインダクタンスや図示しない容量素
子のキャパシタンスに依存しているだけでなく、インダ
クタ素子２０の相互の位置関係によって定まるインダク
タ素子２０相互間の磁気的結合の強さに依存している。

この様なことから、インダクタ素子２０は所定の等しい
間隔ｄで配列しであることが必要である。

（発明が解決しようとする課題）しかし、従来の誘導Ｍ型遅延回路用インダクタ列では、
その製造時に、人手によってインダクタ素子２０をプリ
ント基板１０の上に並べて固定し、更に、巻線８の端を
電極パターン１１に配線して半田付けをしなければなら
なかった。この様に、従来の回路は、製造時に非常に細
かい作業を人手によって行わなければならなかった。特
に、インダクタ素子２０を所定の等しい間隔ｄで固定す
ることは熟練を要し、困雑な作業であった。

又、上記のようにインダクタ素子２０の配置を人手によ
って行っているため、インダクタ素子２０の間隔ｄを正
確に等しく保つことは困難であった。

そして、インダクタ素子２０の間隔ｄが不揃いなためイ
ンダクタ素子２０相互間の磁気的結合の強さにばらつき
が生じ、遅延時間の誤差が大きくなり、又、部分的にイ
ンピーダンスが変化して信号の反射が起きてしまう等の
問題があった。

本発明は上記に鑑みて成されたものであり、その目的は
、人手によらず自動実装機等の機械を用いての組み立て
が可能で、しかも、インダクタ素子の配列が正確で遅延
時間の誤差が少なく信号の反射のない誘導Ｍ型遅延回路
用インダクタ列を実現するにある。

（課題を解決するための手段）上記目的を達成する誘導Ｍ型遅延回路用インダクタ列は
、複数のインダクタ素子をコアの向きを揃えて等しい間
隔でプリント基板に配列してなるものであって、前記イ
ンダクタ素子は、巻線が施された柱状のコアと１巻線の
両端がそれぞれ電気的に接続された２本の電極ピンと、
それぞれの電極ピンを保持しμアの両端に固着される２
個の保持部材からなるインダクタ素子であり、それぞれ
のインダクタ素子は所定の等しい間隔でプリント基板に
複数設けられた２つ１組の電極穴に２本の電極ピンによ
り取付けられている構成になっている。

又、その製造方法は、柱状のコアの両端に、電極ピンを
保持する固定部材を接着材を介して嵌合して固着する工
程と、一方の電極ピンに巻線の一端を接続し、コアに巻
線を所定の回数巻き、巻線の他端を残る他方の電極ピン
に接続してインダクタ素子を製造する工程と、所定の等
しい間隔てプリント基板に複数設けられた２つ１組の電
極穴に前記インダクタ素子の２つの電極ビンを挿入して
配列し、電極ビンを電極穴に固定し接続をする工程から
なる。

（作用）インダクタ素子のプリント基板への実装は電極ビンの固
定・電気的９続をすればよい、又、インダクタ素子の配
列の間隔を正確に保つことができる。

（実施例）以下、図面を参照して本発明について詳細に説明する。

第１図及び第２図は本発明の一実施例の構成を示す図で
あり、第３図及び第４図と同一記号は同一意味を示す。

２はインダクタ素子であり、コア３の軸を（ｙ方向に）
揃え軸と直角方向（Ｘ方向）に等しい間隔ｄで配列しで
ある。所定の回数の巻線８が施されたコア３の両端には
、電極ビン５を保持する保持部材４が接着材によって固
着されている。保持部材４は絶縁性の樹脂で構成される
。５は巻線８の両端が電気的に接続された電極ビンであ
る。電極ビン５は保持部材４を貫通している０巻線８の
両端はそれぞれｔｉ＃１ビン５に巻かれ半田付けされて
いる。第２図（ａ）に示すようにコア３の両端には凹部
７が形成されていて、保持部材４の凸部６と接着材を介
して嵌合している。この凹凸により保持部材４に対する
コア３の位置が一定に保たれる。尚、凸部が保持部材４
側でなくコア３側にあるとその部分から多くの磁力線が
放射される。

ス、プリント基板１には第２図（ｅ）に示すような２つ
１組のｔ極大ａが第１図のＸ方向に等間隔ｄで設けられ
ていて、インダクタ素子２の電極ビン５が挿入され、半
田１３で固定され電気的接続をしている。

この様な実施例の製造方法を以下に示す、はじめに、第
２図（ａ）に示すようにコア３の凹部７に接着材を塗布
して、凹部７に保持部材４の凸部６を嵌合し固着する。

接着材が充分硬化して固着が完了した後に、第２図（ｂ
）に示すように一方の電極ビン５に巻線８を数回巻き付
けて半田で電気的に接続する０次に、第２図（ｃ）に示
すようにコア３に巻線８を所定の回数巻き付ける。その
後、第２図（ｄ）に示すように巻線８の残りの端を残る
他方の電極ビン５に数回巻き付は半田で電気的接続をす
る。第２図（ｅ）に示すようにプリント基板１に設けら
れた２つ１組の電極穴９に電極ビン５を挿入し、半田１
３で電極ビン５を電極穴９に固定し又電気的接続をする
。この様に、プリント基板１に所定の間隔ｄで複数設け
られた２列の電極穴９にインダクタ素子２を取付けるこ
とによって誘導Ｍ型遅延回路用インダクタ列が製造でき
る。　この様に、インダクタ素子２の実装は電極ビン５
を電極穴９に固定し電気的接続をすればよいので、自動
実装機等を用いてプリント基板１に実装することができ
る。又、インダクタ素子２の位置が電極ビン５と電極穴
９によって定められるので、その配列間隔ｄにばらつき
がなく正確である。

（発明の効果）以上の説明の通り、本発明の誘導Ｍ型遅延回路用インダ
クタ列は、複数のインダクタ素子を等しい間隔でプリン
ト基板に配列してなるものであって、前記インダクタ素
子は、巻線が施された柱状のコアと、巻線の両端がそれ
ぞれ電気的に接続された２本の電極ビンと、それぞれの
電極ビンを保持しコアの両端に固着される２個の保持部
材からなるインダクタ素子であり、それぞれのインダク
タ素子は所定の等しい間隔でプリント基板に複数設けら
れた２つ１組の電極穴に２本の電極ビンにより取付けら
れている構成になっている。又、その製造方法は、柱状
のコアの両端に、電極ビンを保持する固定部材を接着材
を介して嵌合して固着する工程と、一方の電極ビンに巻
線の一端を接続し、コアに巻線を所定の回数巻き、巻線
の他端を残る他方の電極ビンに接続してインダクタ素子
を製造する工程と、所定の等しい間隔でプリント基板に
複数設けられた２つ１組の電極穴に前記インダクタ素子
の２つの電極ビンを挿入して配列し、電極ビンを電極穴
に固定し接続をする工程からなる。従って、人手によら
ず自動実装機等の機械を用いての組み立てが可能である
。しかも、インダクタ素子の配列が正確で遅延時間の誤
差が少なく信号の反射のない誘導Ｍ型遅延回路用インダ
クタ列を実現できる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例の示す構成図、第
３図及び第４図は従来例を示す構成図である。１・・・プリント基板、２・・・インダクタ素子、３・
・・コア、４・・・保持部材、５・・・電極ビン、６・
・・凸部、７・・・凹部、８・・・巻線、９・・・電極
穴。

Claims

【特許請求の範囲】

（１）複数のインダクタ素子のコアの軸の向きを揃えプ
リント基板上にその軸の向きに直角な方向にインダクタ
素子を所定の等しい間隔で配列してなる誘導Ｍ型遅延回
路用インダクタ列において、前記インダクタ素子は、巻
線が施され両端に凹又は凸部のある柱状のコアと、巻線
の両端がそれぞれ電気的に接続された２本の電極ピンと
、それぞれの電極ピンを保持しその凸又は凹部がコアの
両端の凹又は凸部に嵌合して固着される２個の保持部材
からなるインダクタ素子であり、前記プリント基板はイ
ンダクタ素子の２本の電極ピンが挿入される２つ１組の
電極穴を所定の等しい間隔で複数設けたプリント基板で
あり、それぞれのインダクタ素子の２本の電極ピンは前
記電極穴に挿入して固定及び電気的接続をしていること
を特徴とする誘導Ｍ型遅延回路用インダクタ列。
（２）柱状で両端に凹又は凸部を備えたコアの両端に、
前記凹又は凸部に嵌合する凸又は凹部を備え電極ピンを
保持する固定部材を接着材を介して嵌合して固着する工
程と、一方の電極ピンに巻線の一端を電気的に接続し、
コアに巻線を所定の回数巻き、巻線の他端を残る他方の
電極ピンに電気的に接続してインダクタ素子を製造する
工程と、所定の等しい間隔でプリント基板に複数設けら
れた２つ１組の電極穴に前記インダクタ素子の２つの電
極ピンを挿入して配列し、電極ピンを電極穴に固定し電
気的接続をする工程からなる誘導Ｍ型遅延回路用インダ
クタ列の製造方法。