JPH02133939A - 多層配線形成法 - Google Patents

多層配線形成法

Info

Publication number
JPH02133939A
JPH02133939A JP28724688A JP28724688A JPH02133939A JP H02133939 A JPH02133939 A JP H02133939A JP 28724688 A JP28724688 A JP 28724688A JP 28724688 A JP28724688 A JP 28724688A JP H02133939 A JPH02133939 A JP H02133939A
Authority
JP
Japan
Prior art keywords
layer
wiring
contact hole
insulating film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28724688A
Other languages
English (en)
Other versions
JP2743409B2 (ja
Inventor
Atsuo Hattori
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17714923&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02133939(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP63287246A priority Critical patent/JP2743409B2/ja
Publication of JPH02133939A publication Critical patent/JPH02133939A/ja
Application granted granted Critical
Publication of JP2743409B2 publication Critical patent/JP2743409B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、集植回路装置等の製造に用いられる多層配
線形成法に関し、特にコンタクト孔内のアルミナ膜を除
去する技術に関するものである。
[発明の概要コ この発明は、コンタクト孔内で1層目配線の表面に生じ
たアルミナ膜をアルカリ現像液で除去した後2層目配線
を形成することにより接触抵抗の低減を図ったものであ
る。
[従来の技術] 従来、多層配線形成法としては、1層目配線をおおう層
間絶縁膜にレジスト層をマスクとする選択エツチング処
理によりコンタクト孔を設けた後、レジスト層を酸素プ
ラズマにより灰化して除去してからコンタクト孔を介し
て1層目配線にオーミック接触する2層目配線を形成す
る方法が知られている。
このような方法にあっては、1層目配線の材料としてA
n又はA1合金を用いた場合、酸素プラズマによるレジ
スト沃化の過程でコンタクト孔内の配線表面に電気絶縁
性のアルミナ膜(AM酸化膜)が形成される。また、こ
のようなアルミナ膜は、コンタクト孔内の配線表面が空
気に接触することによっても生ずる。そこで、従来は、
2層目配線形成のためにスパッタ法等で金属を堆積する
前に逆スパツタ処理によりコンタクト孔内のアルミナ膜
を除去していた。
[発明が解決しようとする課題] 上記した従来技術によると、開口サイズが約1.5μm
以下の微細なコンタクト孔においては、逆スパツタ処理
だけではアルミナ膜を十分に除去できず、2層目配線の
1層目配線に対する接触抵抗が高くなるという問題点が
あった。
この発明の目的は、簡単な方法でアルミナ膜を除去する
ことにより接触抵抗の低減を図ることにある。
[課題を解決するための手段] この発明による多層配線形成法は、コンタクト孔内のア
ルミナ膜をアルカリ現像液に接触させて除去することを
特徴とするものである。
アルカリ現像液としては、TMAH(テトラ・メチル・
アンモニウム・ハイドロオキサイド)、コリン等の有機
アルカリ現像液が好適であるが、水酸化ナトリウム、水
酸化カリウム等であってもよい。
[作 用] この発明の方法によれば、コンタクト孔内のアルミナ膜
を十分に除去することができ、接触抵抗の低減が可能と
なる。
[実施例] 第1図乃至第3図は、この発明の一実施例による多層配
線形成法を示すもので、各々の図に対応する工程(1)
〜(3)を順次に説明する。
(1)シリコン等の半導体基板lOの表面をおおうシリ
コンオキサイド等の絶1&膜12の上にAn又はAJI
合金(例えばAn−3i合金)からなる第1配線層14
を公知の方法で形成した後、絶縁膜12上に第1配線層
】4をおおってPSG (リンケイ醜ガラス)等からな
る層間絶縁膜16をCVD (ケミカル・ペーパー・デ
ポジション)法等により形成する。そして1層間絶縁膜
16上に所望のコンタクト孔パターンに対応する開口部
を有するレジスト層18を形成した後、このレジスト層
18をマスクとして層間絶縁膜16を選択的にエッチし
て第1配線層14の一部を露呈するコンタクト孔111
Aを形成する。この後、酸素プラズマによりレジスト層
I8を灰化して除去する。このとき、コンタクト孔18
A内で第1配線層14の露呈部には、アルミナ膜20が
形成される。
(2)次に、第2配線形成用の金属を堆積するに先立っ
て、半導体基板10をTMAH液に浸漬することにより
アルミナ@20をTMAH液に接触させる。この結果、
アルミナ膜20はきれいに除去される。この後、純水洗
浄(リンス)、乾燥等の処理を行なう。
(3)次に、基板上面に例えばスパッタ法により第2配
線形成用の金属を堆積し、適宜パターニングすることに
より第2配線層22を形成する。この第2配線層22は
、第2図の工程でコンタクト孔+8A内のアルミナ膜2
oをすべて除去したので、第1配線層14と良好にオー
ミック接触するようになる。
[発明の効果] 以上のように、この発明によれば、アルカリ現像液を用
いて簡単にコンタクト孔内のアルミナ膜を除去すること
ができ、上下配線層間の接触抵抗の低減が可能となる効
果が得られるものである。
【図面の簡単な説明】
第1図乃至第3図は、この発明の一実施例による多層配
線形成法を示す基板断面図である。 10・・・半導体基板、12・・・絶縁膜、14・・・
第1配線層、 1B・・・層間絶縁膜、 18・・・レジスト層、 20・・・アルミナ膜、 22・・・第2配線層。

Claims (1)

  1. 【特許請求の範囲】 (a)第1の配線層をおおって層間絶縁膜を形成する工
    程と、 (b)前記層間絶縁膜の上に所望のコンタクト孔パター
    ンに対応する開口部を有するレジスト層を形成する工程
    と、 (c)前記レジスト層をマスクとして前記層間絶縁膜を
    選択的にエッチすることにより前記第1の配線層の一部
    を露呈するコンタクト孔を形成する工程と、 (d)前記レジスト層を除去する工程と、 (e)前記コンタクト孔内で前記第1の配線層の露呈部
    に生じたアルミナ膜を除去する工程と、(f)前記アル
    ミナ膜の除去後に前記コンタクト孔を介して前記第1の
    配線層とオーミック接触する第2の配線層を形成する工
    程と を含む多層配線形成法において、 前記(e)工程では、前記アルミナ膜をアルカリ現像液
    に接触させて除去することを特徴とする多層配線形成法
JP63287246A 1988-11-14 1988-11-14 多層配線形成法 Expired - Lifetime JP2743409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287246A JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287246A JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Publications (2)

Publication Number Publication Date
JPH02133939A true JPH02133939A (ja) 1990-05-23
JP2743409B2 JP2743409B2 (ja) 1998-04-22

Family

ID=17714923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287246A Expired - Lifetime JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Country Status (1)

Country Link
JP (1) JP2743409B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153879A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置の製造方法
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527625A (en) * 1978-08-17 1980-02-27 Sharp Corp Oxide film etching method
JPS582046A (ja) * 1981-06-29 1983-01-07 Nec Corp 配線方法
JPS5871628A (ja) * 1981-10-23 1983-04-28 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527625A (en) * 1978-08-17 1980-02-27 Sharp Corp Oxide film etching method
JPS582046A (ja) * 1981-06-29 1983-01-07 Nec Corp 配線方法
JPS5871628A (ja) * 1981-10-23 1983-04-28 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153879A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 半導体装置の製造方法
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Also Published As

Publication number Publication date
JP2743409B2 (ja) 1998-04-22

Similar Documents

Publication Publication Date Title
JPH0519818B2 (ja)
JPH02133939A (ja) 多層配線形成法
GB2295724A (en) Semiconductor device and method of making a plug
JP2786680B2 (ja) 半導体装置の製造方法
JPS62172741A (ja) 多層配線の形成方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JPH0485829A (ja) 半導体装置及びその製造方法
JPH03154214A (ja) 導体パターン形成方法と磁気ヘッドの製造方法
JP2001127062A (ja) 配線の形成方法
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03239331A (ja) 半導体装置の製造方法
JP3141855B2 (ja) 半導体装置の製造方法
JPS61141158A (ja) バンプ電極形成方法
JPH0391243A (ja) 半導体装置の製造方法
KR100372657B1 (ko) 반도체소자의콘택형성방법
JPS6362104B2 (ja)
JPS6193629A (ja) 半導体装置の製造方法
JPH07240421A (ja) 半導体装置の配線形成方法
JPH04305928A (ja) 半導体装置の製造方法
JPH03127827A (ja) 半導体装置の製造法
JPH04150034A (ja) 半導体装置の製造方法
JPS63296344A (ja) リフトオフ方法
JPS58201330A (ja) 導電膜パタ−ンの形成方法
JPH01278045A (ja) 多層配線構造の製造方法
JPH0666290B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

EXPY Cancellation because of completion of term