JPH0315424B2 - - Google Patents
Info
- Publication number
- JPH0315424B2 JPH0315424B2 JP59269059A JP26905984A JPH0315424B2 JP H0315424 B2 JPH0315424 B2 JP H0315424B2 JP 59269059 A JP59269059 A JP 59269059A JP 26905984 A JP26905984 A JP 26905984A JP H0315424 B2 JPH0315424 B2 JP H0315424B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- switching
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランスを使用したスイツチング電
源回路に関するものである。
源回路に関するものである。
従来の技術
スイツチング方式の定電圧電源回路は、変換効
率が良く、広い入力電圧範囲を許容でき、特にト
ランスを使用したスイツチング電源回路は、２次
側に任意の直流電圧を得ることができ、種々の電
子機器の電源に使用されている。
率が良く、広い入力電圧範囲を許容でき、特にト
ランスを使用したスイツチング電源回路は、２次
側に任意の直流電圧を得ることができ、種々の電
子機器の電源に使用されている。
第８図は、トランスを用いたスイツチング電源
回路の原理図の一例を示したもので、Ｅは直流電
源、Ｔは一次コイルL1、及び２次コイルL2から
なるトランス、QSはスイツチングトランジスタ、
PGはスイツチングパルス発生器を示す。
回路の原理図の一例を示したもので、Ｅは直流電
源、Ｔは一次コイルL1、及び２次コイルL2から
なるトランス、QSはスイツチングトランジスタ、
PGはスイツチングパルス発生器を示す。
この例の方式はフライバツク方式と呼ばれ、ス
イツチングトランジスタQSがオンの期間にトラ
ンスＴに蓄えられたエネルギー（KT2）を、ス
イツチングトランジスタQSのオフ期間に２次側
のコイルL2から整流ダイオードD2を介して平滑
コンデンサーC2に取り出し、負荷に供給するも
ので、その出力電圧はスイツチングパルス発生器
PGによるパルス幅制御により定電圧化される。
イツチングトランジスタQSがオンの期間にトラ
ンスＴに蓄えられたエネルギー（KT2）を、ス
イツチングトランジスタQSのオフ期間に２次側
のコイルL2から整流ダイオードD2を介して平滑
コンデンサーC2に取り出し、負荷に供給するも
ので、その出力電圧はスイツチングパルス発生器
PGによるパルス幅制御により定電圧化される。
発明が解決しようとする問題点
ところが、この様な回路においては、トランス
Ｔのリーケージインダクタンスのエネルギーによ
り、スイツチングトランジスタQSがオフになつ
た瞬間に一次コイイルL1に高いインダクテイ
ブ・スパイクパルス電圧を発生することが知られ
ている。
Ｔのリーケージインダクタンスのエネルギーによ
り、スイツチングトランジスタQSがオフになつ
た瞬間に一次コイイルL1に高いインダクテイ
ブ・スパイクパルス電圧を発生することが知られ
ている。
これに対する従来の対策例として、３種類あ
る。
る。
(1) 第９図に示した例は、一次コイルL1にダン
パーダイオードDdと抵抗Rd、コンデンサCdか
らなるダンピング回路を設け、前記スパイク電
圧を抑圧しようとするものであり、スパイク電
圧によつてコンデンサCdに充電された電荷を、
残りの区間に抵抗Rdを通して放電する構成に
なつている。このため、スパイク電圧を充分吸
収するためには、抵抗Rdに流す電流を増やさ
なければならず、抵抗Rdで消費する損失が増
大し、変換効率が悪くなる欠点がある。
パーダイオードDdと抵抗Rd、コンデンサCdか
らなるダンピング回路を設け、前記スパイク電
圧を抑圧しようとするものであり、スパイク電
圧によつてコンデンサCdに充電された電荷を、
残りの区間に抵抗Rdを通して放電する構成に
なつている。このため、スパイク電圧を充分吸
収するためには、抵抗Rdに流す電流を増やさ
なければならず、抵抗Rdで消費する損失が増
大し、変換効率が悪くなる欠点がある。
(2) 第１０図に示すものでは、一次コイルL1を
巻き上げて３次コイルL3を形成し、３次コイ
ルL3に発生するスパイクパルス電圧をダンパ
ーダイオードDdを通して直流電源Ｅに返すよ
うにして効率を改善したものであるが、巻き上
げたコイルL3と一次コイルL1の結合を充分に
してリーケージインダクタンスを小さくしない
と効果が少ないので、トランスの巻線が困難で
ある。
巻き上げて３次コイルL3を形成し、３次コイ
ルL3に発生するスパイクパルス電圧をダンパ
ーダイオードDdを通して直流電源Ｅに返すよ
うにして効率を改善したものであるが、巻き上
げたコイルL3と一次コイルL1の結合を充分に
してリーケージインダクタンスを小さくしない
と効果が少ないので、トランスの巻線が困難で
ある。
(3) 第１１図に示したものは、第３のコイルL3
を設け、コイルL1及びL3に発生するスパイク
パルスはダイオードDdを通じてそれぞれコン
デンサCd及び電源Ｅに充電する。コンデンサ
Cdに充電された電荷は、トランジスタQSがオ
ン時にコイルL3を通して充電され、トランス
を駆動するので、ロスがなく効率が良いとされ
る。
を設け、コイルL1及びL3に発生するスパイク
パルスはダイオードDdを通じてそれぞれコン
デンサCd及び電源Ｅに充電する。コンデンサ
Cdに充電された電荷は、トランジスタQSがオ
ン時にコイルL3を通して充電され、トランス
を駆動するので、ロスがなく効率が良いとされ
る。
しかし、上記の従来例(2)及び(3)には、次の２つ
の欠点がある。
の欠点がある。
(イ) 一次コイルL1と同程度の巻線の３次コイル
L3を必要とする。
L3を必要とする。
(ロ) 一次側の入力電圧範囲が広いとき、電圧が高
いときのダンパー効果が小さい。
いときのダンパー効果が小さい。
(イ)については自明であるので、(ロ)について説明
する。
する。
第１０図及び第１１図の回路においてダンパー
ダイオードDdがないと仮定すると、トランジス
タQSがオフとなつたときにコイルL3に発生する
電圧波形は、第１２図の如くになる。
ダイオードDdがないと仮定すると、トランジス
タQSがオフとなつたときにコイルL3に発生する
電圧波形は、第１２図の如くになる。
図のパルスの平担部の電圧VRは、２次側でダ
イオードD2により出力電圧V0にクランプされる
ことにより決まり、第２巻線及び第３次巻線の巻
数をそれぞれn2、n3とすると VR＝n3／n2V0 となる。ピーク電圧Vpkは、これに前記のリーケ
ージインダクタンスによるスパイク電圧VSが加
算されるので Vpk＝VS＋VR となる。これらの電圧は、V0が一定となる様に
制御されるので入力電圧が変化しても変わらな
い。
イオードD2により出力電圧V0にクランプされる
ことにより決まり、第２巻線及び第３次巻線の巻
数をそれぞれn2、n3とすると VR＝n3／n2V0 となる。ピーク電圧Vpkは、これに前記のリーケ
ージインダクタンスによるスパイク電圧VSが加
算されるので Vpk＝VS＋VR となる。これらの電圧は、V0が一定となる様に
制御されるので入力電圧が変化しても変わらな
い。
第１０図及び第１１図の回路においては、第３
次巻線に発生する上記の電圧波形が、入力電圧ｅ
を越えた部分（Vpk−ｅ）、すなわち第１３図に
示す波形図の点線の部分をダンパーダイオード
Ddでクランプしてスパイクパルスを吸収してい
るわけである。
次巻線に発生する上記の電圧波形が、入力電圧ｅ
を越えた部分（Vpk−ｅ）、すなわち第１３図に
示す波形図の点線の部分をダンパーダイオード
Ddでクランプしてスパイクパルスを吸収してい
るわけである。
ここで、入力電圧ｅが最小のときでも、
ｅ＞VR
となる様にしなければならない。なぜなら、もし
入力電圧ｅがVc以下になると、スパイクパルス
以外の区間まで第３次巻線側でクランプされるこ
とになり、２次側に所定の出力が得られなくなつ
てしまうからである。
入力電圧ｅがVc以下になると、スパイクパルス
以外の区間まで第３次巻線側でクランプされるこ
とになり、２次側に所定の出力が得られなくなつ
てしまうからである。
ところが、逆に入力電圧ｅが大きくなると、吸
収するパルス電圧（vpk−ｅ）が小さくなり、ダ
ンパー効果が減少し、さらに入力電圧ｅがvpkを
越えるとダンパー効果がまつたくなくなつてしま
うことになる。
収するパルス電圧（vpk−ｅ）が小さくなり、ダ
ンパー効果が減少し、さらに入力電圧ｅがvpkを
越えるとダンパー効果がまつたくなくなつてしま
うことになる。
このように、第１０図及び第１１図の方法は、
入力電圧の範囲の広い場合にはパルス吸収効果を
充分にすることができないことがわかる。
入力電圧の範囲の広い場合にはパルス吸収効果を
充分にすることができないことがわかる。
本発明は、この様な従来の欠点を解消するもの
であり、広い入力電圧範囲を許容する電源におい
ても、トランスのリーケージによるスパイクパル
ス電圧の抑圧が効果的に行なわれ、しかも変換効
率が低下しないスイツチング電源回路を提供する
ものである。
であり、広い入力電圧範囲を許容する電源におい
ても、トランスのリーケージによるスパイクパル
ス電圧の抑圧が効果的に行なわれ、しかも変換効
率が低下しないスイツチング電源回路を提供する
ものである。
問題点を解決するための手段
本発明においては、トランスを使用したスイツ
チング電源回路において、一次巻線の両端に、コ
ンデンサーとダンパーダイオードを直列にしたも
のを接続し、前記ダンパーダイオードの両端を導
通する放電トランジスタを設け、スイツチングト
ランジスタのオフ時にスパイクパルスによりダン
パーダイオードがオンして再びオフした直後の一
定時間は上記放電トランジスタをオンさせる様に
構成したものである。
チング電源回路において、一次巻線の両端に、コ
ンデンサーとダンパーダイオードを直列にしたも
のを接続し、前記ダンパーダイオードの両端を導
通する放電トランジスタを設け、スイツチングト
ランジスタのオフ時にスパイクパルスによりダン
パーダイオードがオンして再びオフした直後の一
定時間は上記放電トランジスタをオンさせる様に
構成したものである。
作 用
本発明のスイツチング電源回路は、第８図の従
来例の抵抗Rdのかわりに放電トランジスタを使
用したと考えることができ、スイツチングトラン
ジスタのオフ時のスパイクパルスの吸収によつて
コンデンサーに充電される電荷を、その後のスイ
ツチングトランジスタがオフの期間中に、放電ト
ランジスタQdによつて放電することにより、コ
ンデンサの両端の電位Vcを VR＝n1／n2V0 に固定し、次回にスイツチングトランジスタがオ
フした時にも、ほぼ完全にスパイクパルスを吸収
することができるものである。
来例の抵抗Rdのかわりに放電トランジスタを使
用したと考えることができ、スイツチングトラン
ジスタのオフ時のスパイクパルスの吸収によつて
コンデンサーに充電される電荷を、その後のスイ
ツチングトランジスタがオフの期間中に、放電ト
ランジスタQdによつて放電することにより、コ
ンデンサの両端の電位Vcを VR＝n1／n2V0 に固定し、次回にスイツチングトランジスタがオ
フした時にも、ほぼ完全にスパイクパルスを吸収
することができるものである。
実施例
以下、本発明の一実施例について、図面を参照
して説明する。
して説明する。
第１図は本発明の基本的な一実施例を示す回路
図で、Ｅは直流電源、Ｔはトランス、QSはスイ
ツチングトランジスタ、PGはスイツチングパル
ス発生器、L1，L2，L3はトランスＴのそれぞれ
第１、第２及び第３の巻線を示し、第１の巻線
L1の両端には図示したように、ダンパーダイオ
ードDd及びコンデンサCdの直列回路が接続され
ている。トランジスタQdはそのコレクタとエミ
ツタがダンパーダイオードDdの両端に接続され、
ベースには第３の巻線L3に発生したパルスをダ
イオードDtにより整流した後、コンデンサCtと抵
抗Rtによつて、微分して加えるように構成され
ている。
図で、Ｅは直流電源、Ｔはトランス、QSはスイ
ツチングトランジスタ、PGはスイツチングパル
ス発生器、L1，L2，L3はトランスＴのそれぞれ
第１、第２及び第３の巻線を示し、第１の巻線
L1の両端には図示したように、ダンパーダイオ
ードDd及びコンデンサCdの直列回路が接続され
ている。トランジスタQdはそのコレクタとエミ
ツタがダンパーダイオードDdの両端に接続され、
ベースには第３の巻線L3に発生したパルスをダ
イオードDtにより整流した後、コンデンサCtと抵
抗Rtによつて、微分して加えるように構成され
ている。
なお、２次巻線L2には、従来と同様に整流ダ
イオードD2及び平滑コンデンサC2を接続して直
流出力を得るものであり、所定の出力電圧V0を
得るために、出力電圧V0を検出器DTで検出し、
その検出値で、パルス発生器PGがパルス幅変調
されるように構成されている。
イオードD2及び平滑コンデンサC2を接続して直
流出力を得るものであり、所定の出力電圧V0を
得るために、出力電圧V0を検出器DTで検出し、
その検出値で、パルス発生器PGがパルス幅変調
されるように構成されている。
第１図のスイツチング回路の動作について説明
する。まず、第１図でトランジスタQdが常時オ
フであると仮定すると、定常状態になつたスイツ
チングトランジスタQSのコレクタの電圧Vcは、
第２図ａの様な電圧波形となる。ここに、ｅは入
力電源電圧であり、VRは出力電圧V0及び巻数比
によつて、 VR＝n1／n2V0 で決まる電圧である。この時、コンデンサCdの
他端のＰ点の電圧波形は、入力電圧ｅにクランプ
され、第３図ｂのようになる。コンデンサCdの
両端の電圧Vcは Vc＝VR＋VS となり、Ｐ点の波形は、同図ａと比べて、この
Vc分だけ負側に移動した波形となり、スパイク
パルスの吸収もおこなわれない。
する。まず、第１図でトランジスタQdが常時オ
フであると仮定すると、定常状態になつたスイツ
チングトランジスタQSのコレクタの電圧Vcは、
第２図ａの様な電圧波形となる。ここに、ｅは入
力電源電圧であり、VRは出力電圧V0及び巻数比
によつて、 VR＝n1／n2V0 で決まる電圧である。この時、コンデンサCdの
他端のＰ点の電圧波形は、入力電圧ｅにクランプ
され、第３図ｂのようになる。コンデンサCdの
両端の電圧Vcは Vc＝VR＋VS となり、Ｐ点の波形は、同図ａと比べて、この
Vc分だけ負側に移動した波形となり、スパイク
パルスの吸収もおこなわれない。
つぎに、トランジスタQdを含めた動作につい
て説明する。
て説明する。
スイツチングトランジスタQSがオフのときの
パルスをトランスＴの第３の巻線L3より取り出
し、ダイオードDtによつて整流した第３図ａの
波形はさらにコンデンサCt、抵抗Rtによつて微分
され、同図ｂのようになりトランジスタQdのベ
ースに加わり、図の斜線部がトランジスタQdの
ベース−エミツタ間を順方向にドライブする。
パルスをトランスＴの第３の巻線L3より取り出
し、ダイオードDtによつて整流した第３図ａの
波形はさらにコンデンサCt、抵抗Rtによつて微分
され、同図ｂのようになりトランジスタQdのベ
ースに加わり、図の斜線部がトランジスタQdの
ベース−エミツタ間を順方向にドライブする。
トランジスタQdは、スパイクパルスによつて
ダンパーダイオードDdがオンになつた後で再び
オフになつた直後、すなわちコレクタ電位がエミ
ツタ電位より下がつた時点よりCt、Rtで決まる一
定時間の間導通する。この期間に、スパイクパル
スの吸収によつてコンデンサCdに充電された電
荷が、トランジスタQdと、巻線L1を通して放電
され、コンデンサCdの両端の電圧Vcは、第１の
巻線L1の逆起電力による電圧Vrに等しくなる。
よつて、次回にスイツチングトランジスタQSが
オフになつた時に発生するスパイク電圧は、第３
図ｃに示したＰ点の電圧波形のように、ダンパー
ダイオードDdによつてほぼ完全にダンパーされ
ることになる。
ダンパーダイオードDdがオンになつた後で再び
オフになつた直後、すなわちコレクタ電位がエミ
ツタ電位より下がつた時点よりCt、Rtで決まる一
定時間の間導通する。この期間に、スパイクパル
スの吸収によつてコンデンサCdに充電された電
荷が、トランジスタQdと、巻線L1を通して放電
され、コンデンサCdの両端の電圧Vcは、第１の
巻線L1の逆起電力による電圧Vrに等しくなる。
よつて、次回にスイツチングトランジスタQSが
オフになつた時に発生するスパイク電圧は、第３
図ｃに示したＰ点の電圧波形のように、ダンパー
ダイオードDdによつてほぼ完全にダンパーされ
ることになる。
この様に、スパイクパルス電圧の抑圧がほぼ完
全にでき、しかも、この抑圧効果は、入力電圧ｅ
の影響を受けない。
全にでき、しかも、この抑圧効果は、入力電圧ｅ
の影響を受けない。
さらに、スパイクパルス電圧によつてコンデン
サCdに充電された電荷は、トランジスタQdと第
１の巻線L1を通して放電されるが、この第１の
巻線L1を流れることによる起電力は２次側に取
り出されることになるので、損失とはならない。
サCdに充電された電荷は、トランジスタQdと第
１の巻線L1を通して放電されるが、この第１の
巻線L1を流れることによる起電力は２次側に取
り出されることになるので、損失とはならない。
したがつて、この回路では１次側から２次側に
供給されるパワーの変換効率も高いものにするこ
とができる。
供給されるパワーの変換効率も高いものにするこ
とができる。
又、この回路で使用したトランスＴの第３巻線
L3は、放電トランジスタQdを駆動するためであ
るので少ない巻回数でよく、従来例の第１０図や
第１１図の回路のように第１巻線L1と同程度の
多い巻回数の第３次巻線は不要である。
L3は、放電トランジスタQdを駆動するためであ
るので少ない巻回数でよく、従来例の第１０図や
第１１図の回路のように第１巻線L1と同程度の
多い巻回数の第３次巻線は不要である。
第４図はこの発明の他の実施例を示す回路図
で、上記実施例における放電トランジスタQdの
駆動用パルスを、トランスＴの２次側巻線L2か
ら得るようにしたものであり、第３次巻線が不要
となる。
で、上記実施例における放電トランジスタQdの
駆動用パルスを、トランスＴの２次側巻線L2か
ら得るようにしたものであり、第３次巻線が不要
となる。
第５図はスイツチングトランジスタQSのコレ
クタから取り出したパルス波形をコンデンサCtと
抵抗Rtで微分した後、トランジスタQaにより反
転して、放電用トランジスタQdの駆動パルスを
得るようにした実施例であり、この場合も第３次
巻線は不要である。
クタから取り出したパルス波形をコンデンサCtと
抵抗Rtで微分した後、トランジスタQaにより反
転して、放電用トランジスタQdの駆動パルスを
得るようにした実施例であり、この場合も第３次
巻線は不要である。
第６図は第１巻線L1とは別にスパイクパルス
吸収用の巻線Ldを設けた実施例である。この巻
線Ldは第１巻線L1との結合を密にする必要があ
るが、巻回数は少なくともよく、放電用トランジ
スタQdに耐圧の小さいものを使用できる利点が
ある。
吸収用の巻線Ldを設けた実施例である。この巻
線Ldは第１巻線L1との結合を密にする必要があ
るが、巻回数は少なくともよく、放電用トランジ
スタQdに耐圧の小さいものを使用できる利点が
ある。
第７図はアースとの間にダンパー回路を設けた
実施例である。
実施例である。
なお、以上はフライバツク型スイツチング電源
回路について説明してきたが、この発明はスパイ
クパルスが発生しやすいフイードフオワード型等
のスイツチング電源回路にも利用できることはも
ちろんである。
回路について説明してきたが、この発明はスパイ
クパルスが発生しやすいフイードフオワード型等
のスイツチング電源回路にも利用できることはも
ちろんである。
また、スイツチングトランジスタQSや放電用
トランジスタQdのかわりに他のスイツチング素
子を使用してもよい。
トランジスタQdのかわりに他のスイツチング素
子を使用してもよい。
発明の効果
以上のように、本発明によると、トランスを使
用したスイツチング電源回路において、スイツチ
ングトランジスタのオフ時に発生するスパイクパ
ルスを、一次側の入力電圧の変化にかかわらず効
果的に吸収することができ、しかもロスが少ない
ので変換効率が向上する。
用したスイツチング電源回路において、スイツチ
ングトランジスタのオフ時に発生するスパイクパ
ルスを、一次側の入力電圧の変化にかかわらず効
果的に吸収することができ、しかもロスが少ない
ので変換効率が向上する。
又、巻回数の多い第３次巻線を必要としないの
で、絶縁トランスが簡単になる効果もある。
で、絶縁トランスが簡単になる効果もある。
第１図、第４図、第５図、第６図及び第７図は
おのおの本発明の実施例のスイツチング電源回路
を示す回路図、第２図、第３図は第１図の回路の
動作を説明するための電圧波形図、第８図はトラ
ンスを使用したスイツチング電源回路の基本回路
図、第９図、第１０図、第１１図はスパイクパル
スを抑圧するダンパー回路を設けた従来例のスイ
ツチング電源回路の回路図、第１２図、第１３図
はその従来例の動作を説明するための波形図であ
る。 Ｅ……直流電源、Ｔ……トランス、QS……ス
イツチングトランジスタ、PG……スイツチング
パルス発生器、L1，L2，L3，Ld……トランスＴ
の第１次巻線、第２次巻線、第３次巻線、ダンパ
ー用巻線、D2，Dt……ダイオード、Dd……ダン
パーダイオード、C2，Ct，Cd……コンデンサー、
Qa……トランジスタ、Qd……放電用トランジス
タ、Rt，Rd……抵抗、ｅ……入力電圧、V0……
出力電圧。
おのおの本発明の実施例のスイツチング電源回路
を示す回路図、第２図、第３図は第１図の回路の
動作を説明するための電圧波形図、第８図はトラ
ンスを使用したスイツチング電源回路の基本回路
図、第９図、第１０図、第１１図はスパイクパル
スを抑圧するダンパー回路を設けた従来例のスイ
ツチング電源回路の回路図、第１２図、第１３図
はその従来例の動作を説明するための波形図であ
る。 Ｅ……直流電源、Ｔ……トランス、QS……ス
イツチングトランジスタ、PG……スイツチング
パルス発生器、L1，L2，L3，Ld……トランスＴ
の第１次巻線、第２次巻線、第３次巻線、ダンパ
ー用巻線、D2，Dt……ダイオード、Dd……ダン
パーダイオード、C2，Ct，Cd……コンデンサー、
Qa……トランジスタ、Qd……放電用トランジス
タ、Rt，Rd……抵抗、ｅ……入力電圧、V0……
出力電圧。
Claims (1)
- 【特許請求の範囲】 １ トランスを使用したスイツチング電源回路に
おいて、前記トランスを駆動する第１のスイツチ
ング素子のオフ時にインダクテイブ・スパイクパ
ルスが発生するポイントと、入力電圧またはアー
ス電位等の一定の電位をもつポイントとの間にコ
ンデンサとダイオードを直列に接続するととも
に、上記スイツチング素子のオフ期間中の一定時
間は前記ダイオードの両端を閉じるように、その
ダイオードと並列に第２のスイツチング素子を設
けたことを特徴とするスイツチング電源回路。 ２ 第２のスイツチング素子がトランジスタであ
ることを特徴とする特許請求の範囲第１項記載の
スイツチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269059A JPS61147777A (ja) | 1984-12-19 | 1984-12-19 | スイツチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269059A JPS61147777A (ja) | 1984-12-19 | 1984-12-19 | スイツチング電源回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2207421A Division JPH0626471B2 (ja) | 1990-08-03 | 1990-08-03 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61147777A JPS61147777A (ja) | 1986-07-05 |
| JPH0315424B2 true JPH0315424B2 (ja) | 1991-03-01 |
Family
ID=17467084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269059A Granted JPS61147777A (ja) | 1984-12-19 | 1984-12-19 | スイツチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147777A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975821A (en) * | 1989-10-10 | 1990-12-04 | Lethellier Patrice R | High frequency switched mode resonant commutation power supply |
| JPH0626471B2 (ja) * | 1990-08-03 | 1994-04-06 | 松下電器産業株式会社 | スイッチング電源回路 |
| JP2712785B2 (ja) * | 1990-08-14 | 1998-02-16 | 日本電気株式会社 | スイッチングレギュレータ |
| KR20060111763A (ko) * | 2005-04-25 | 2006-10-30 | 리엔 창 일렉트로닉 | 하프-브리지 인버터 |
| EP2006984A1 (de) * | 2007-06-04 | 2008-12-24 | Siemens Aktiengesellschaft | Schaltnetzteil |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101564A (en) * | 1980-12-12 | 1982-06-24 | Stanley Electric Co Ltd | Converter circuit |
-
1984
- 1984-12-19 JP JP59269059A patent/JPS61147777A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61147777A (ja) | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061252A (en) | Switching power supply device | |
| CA2019525C (en) | Switching power supply device | |
| US4958268A (en) | Switching power supply | |
| US5898581A (en) | Active snubber for buck-based converters and method of operation thereof | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| JPH09163736A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US4280174A (en) | DC-DC Converter | |
| US5917715A (en) | Forward converter having an improved power factor and suppressing a harmonic noise component of an input current waveform | |
| JPH0315424B2 (ja) | ||
| JP2996014B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0241657A (ja) | スナバ回路 | |
| JPH0626471B2 (ja) | スイッチング電源回路 | |
| JP2817492B2 (ja) | フォワードコンバータのスナバ回路 | |
| JPS6219104Y2 (ja) | ||
| US4722041A (en) | Switching regulator | |
| JPS6326626B2 (ja) | ||
| JPS6259551B2 (ja) | ||
| JP3429420B2 (ja) | スイッチング電源 | |
| JPS642549Y2 (ja) | ||
| JPS6213432Y2 (ja) | ||
| JP3456839B2 (ja) | スイッチング電源 | |
| JPH0537666Y2 (ja) | ||
| JPH0716302B2 (ja) | スイツチング電源回路 | |
| JPH01318548A (ja) | 電源コンバータ | |
| JPH10295077A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |