JPH03154927A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理装置に関し、特に条件分岐命令の分岐
先命令読み出しに関する。

［従来の技術］ 従来、この種の情報処理装置は、アドレス変換を高速化
する為に高速アドレス変換機構を備えている。高速アド
レス変換機構については１例えば。

エイ・シー・エム　コンピユーテイング　サーベイズ（
Ａ　ＣＭ　　Ｃｏｍｐｕｔｉｎｇ　５ｕｒｖｅｙｓ　）
　Ｖｏｌ、１４　Ｎｏ。

３でエイ、ジエイ、スミス（Ａ、Ｊ、Ｓ旧Ｔ１１）によ
りトランスレーション　ルックアサイド　バッファ（Ｔ
ｒａｎｓｌａｔｌｏｎ　Ｌｏｏｋａｓｉｄｅ　Ｂｕｆｆ
ｅｒ）として説明されている。高速アドレス変換機構は
、アドレス変換の為のバッファであり、仮想アドレスと
それをもとに変換テーブルウオークした結果である物理
アドレスを組にして保持している。

［発明が解決しようとする課題］ 上述したように、従来の情報処理装置は、アドレス変換
の高速化の為高速アドレス変換機構を備えている。高速
アドレス変換機構はバッファであり、アドレス変換の為
のキャッシュの類とみなせるが、有効利用の為にアドレ
ス変換の為の変換テーブルウオーク途中でミッシングペ
ージ等のフォルトを検出すると、高速アドレス変換機構
にはそのページを登録していなかった。

ところが、プログラム中のエラー判定ルーチンにおいて
は、第３図に示すように、パラメータ等の正統性を判定
してエラーハンドラに分岐するといったコーディングが
みられる。このような命令処理において、その大部分の
処理には正しいパラメータが使用されていて、エラーハ
ンドラに分岐することは稀少であると考えられる。従っ
て、エラーハンドラを含むページは、主記憶上からされ
。

ミッシングベージの状態になる。っまり１エラーハンド
ラを含むページは、高速アドレス変換機構に登録されて
いないことが多く、エラーハンドラへの条件分岐命令の
分岐先命令読み出しの為に変換テーブルウオークするこ
とになり、アドレス変換の効果を低下させるという欠点
があった。

［課題を解決するための手段］ 本発明の第１の態様による情報処理装置は、高速アドレ
ス変換機構を備えた情報処理装置に於いて１条件分岐命
令の分岐先命令読み出しアドレスが、前記高速アドレス
変換機構に登録されていないことを検出する検出手段と
、該検出手段によって、前記分岐先命令読み出しアドレ
スが前記高速アドレス変換機構に登録されていないこと
が検出されたとき、アドレス変換動作が抑止されるアド
レス変換手段と、前記検出手段の出力を格納するバッフ
ァ手段と、前記条件分岐命令の条件分岐の確定に応じた
分岐先命令のデコード処理に際し。

前記バッファ手段より読み出した検出情報に応答して、
再度分岐先命読み出しを行う命令読み出し制御手段とを
含むことを特徴とする。

本発明の第２の態様による情報処理装置は、高速アドレ
ス変換機構を備えた情報処理装置に於いて１条件分岐命
令の分岐先命令読み出しアドレスが、前記高速アドレス
変換機構に登録されていないことを検出する検出手段と
、該検出手段によって、前記分岐先命令読み出しアドレ
スが前記高速アドレス変換機構に登録されていないこと
が検出されたとき、アドレス変換動作が抑止されるアド
レス変換手段と、前記条件分岐命令の条件分岐の確定に
応じて、前記検出手段の検出情報出力を通知する通知手
段と、該通知手段からの前記検出情報出力に応答して１
分岐先命令アドレスよりハードウェアの初期起動を行う
ファームウェア処理手段とを含むことを特徴とする。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例による情報処理装置を示
すブロック図である。

命令レジスタ３に保持された命令は命令デコーダ４によ
り解読され、その結果はレジスタ１２に設定される。命
令レジスタ３から信号線Ｒ３゜ＩＩ４を介して送られた
アドレス修飾用のレジスタ番号より、汎用レジスタファ
イル５に格納されているインデックスレジスタ　ベース
レジスタの内容が読み出され、信号線＃　７．Ｎ　８を
介してアドレス加算器６に送られる。アドレス加算器６
には。

また、命令レジスタ３から信号線ｆＩ５を介して命令に
より直接指定されるディスプレースメント値が送られる
。

アドレス加算器６により生成された仮想アドレスは、セ
レクタ７を通ってレジスタ３１に送られる。この仮想ア
ドレスのうち、ページアドレスは信号線β１６を介し、
アドレステーブル３２．比較器３３．オア回路３４．セ
レクタ３５．及びフラグ３６からなる高速アドレス変換
機構に送られる。

アドレステーブル３２は２つの部分に分かれていて、一
方には仮想アドレスのページアドレス部と各種情報が、
他方には物理アドレスのページアドレス部が登録される
。アドレステーブル３２より読み出されたアドレス情報
のうち仮想アドレスのページアドレス部は比較器３３で
レジスタ３１の仮想アドレスと比較され、その結果、ヒ
ツト情報がフラグ３６に設定され、セレクタ３５より変
換後の物理アドレスが出力され、タグ部４２．比較器４
３．レジスタ５１．データ部５２．及びセレクタ５３で
構成される４ウエイセツトアソシアテイブのキャッシュ
に送られる。

キャッシュの出力は信号線１２６を介して演算実行部（
図示せず）及び命令バッファ１に送られる。レジスタ３
１に設定された仮想アドレスが高速アドレス変換機構に
登録されていないときは。

そのことがフラグ３６よりアドレス変換部７０に通知さ
れ、レジスタ７１より送られる仮想アドレスをもとにし
て変換テーブルウオークがなされ。

その結果が高速アドレス変換機構に登録される。

条件分岐命令が命令レジスタ３に設定されているとき、
命令デコードの結果、命令レジスタ３の命令が条件分岐
命令であるという情報がレジスタ１２のあるビットとし
て設定される。その情報がパイプラインにしたがってフ
ラグ１３からフラグ１４に伝えられると同時に、アドレ
ス加算器６にて分岐先アドレスが生成され、レジスタ３
１及びＩＣバッファ８に送られる。

この分岐先アドレスが高速アドレス変換機構に登録され
ているときは、直ちに物理アドレスが出力され、キャッ
シュに送られる。分岐先の命令がキャッシュに存在して
いれば、信号線Ｎ２６より命令バッファ１に分岐先の命
令が送られる。逆にこの分岐先アドレスが高速アドレス
変換機構に登録されていないときは、フラグ３６に論理
値“０“が設定される。

インバータ６１とアンドゲート６２により、フラグ１４
とフラグ３６の論理がとられ、信号線１２３に「条件分
岐命令の分岐先命令読み出しにおいて高速アドレス変換
機構にヒツトしなかった」という信号が出力され、アド
レス変換部７０及び命令バッファ付加部２に送られる。

アドレス変換部７０は、信号線１２２により送られたフ
ラグ３６の値にしたがってアドレス変換の為の変換テー
ブルウオークを開始しようとするが、同時に送られたア
ンドゲート６２の出力値により抑止される。一方、命令
バッファ付加部２に返されたアンドゲート６２の出力値
は１分岐先命令が返された時に格納される命令バッファ
のエントリに対応する命令バッファ付加部２に格納され
る。このとき分岐先命令は当然ながら返されない。

第３図に示した例のように、はとんど分岐しない条件分
岐命令の分岐先命令は、はとんど実行されることがない
為、命令バッファの該エントリが読み出されることはき
わめて稀である。これに対し１通常の条件分岐命令の場
合は、命令バッファ１の該エントリの読み出しがおこな
われるが１分岐先命令は格納されていない。代りに、命
令バッファ付加部２より信号線Ｉ６を介して命令読み出
し制御部２０に「条件分岐命令の分岐先命令読み出しに
おいて高速アドレス変換機構にヒツトしなかった」こと
が通知される。

命令読み出し制御部２０はＩＣバッファ８に格納してあ
った分岐先命令アドレスを読み出し、セレクタ９を介し
て命令読み出し用命令カウンタ１０に設定する。命令カ
ウンタ１０の出力は信号線Ｎ１５を介してセレクタ７を
通りレジスタ３１に設定される。

レジスタ３１の値は高速アドレス変換機構、キャッシュ
に送られる。高速アドレス変換機構では。

やはリヒットしないが、このときフラグ１３．フ　０ ラグ１４の値は“ＯＲなので、アドレス変換部７０はア
ドレス変換動作を行ない、高速アドレス変換機構に登録
をおこなう。

このように１条件分岐命令の分岐先命令読み出し時に１
高速アドレス変換機構がヒツトしなかったときに処理が
異なる。

なお１本実施例では、高速アドレス変換機構やキャッシ
ュはセットアソシアティブの構成であるがこれに限定し
ないのは勿論である。

第２図を参照すると１本発明の第２の実施例による情報
処理装置は、命令バッファ付加部２がなく、命令読み出
し制御部２０の代りにファームウェア処理部２０′が用
いられていることを除いて。

第１図に示したものと同様の構成を有する。以下。

第１図に示した第１の実施例と相違する点についてのみ
説明する。

信号線１２３上のｒ条件分岐命令の分岐先命令読み出し
において高速アドレス変換機構にヒツトしなかった」と
いう信号は、アドレス変換部７０及びファームウェア処
理部２０′に送られる。アドレス変換部７０は、信号線
Ｎ２２により送られたフラグ３６の値にしたがってアド
レス変換の為の変換テーブルウオークを開始しようとす
るが。

同時に送られたアンドゲート６２の出力値により抑止さ
れる。一方、ファームウェア処理部２０′に返されたア
ンドゲート６２の出力値は、この条件分岐命令の分岐方
向の判定に際してファームウェア条件分岐処理ルーチン
に通知される。ファームウェア条件分岐処理ルーチンは
２条件分岐に際し通知されたアンドゲート６２の出力値
に応じてＩＣバッファ８に格納してあった分岐先命令ア
ドレスを読み出しセレクタ９を介して命令読み出し用命
令カウンタ１０に設定する。その後、ハードウェアに対
して初期起動をかける。

この初期起動に応答して、命令カウンタ１０の出力は信
号線ρ１５を介してセレクタ７を通りレジスタ３１に設
定される。レジスタ３１の値は高速アドレス変換機構、
キャッシュに送られる。

以後の処理は、第１の実施例と同様なので、説明を省略
する。

１ ２ Ｃ発明の効果コ 以上説明したように本発明の第１の態様は、高速アドレ
ス変換機構を備える情報処理装置において１条件分岐命
令の分岐先命令読み出しアドレスが高速アドレス変換機
構に登録されていないことを検出したとき、アドレス変
換動作の為の変換テーブルウオークを抑止し、検出情報
をバッファに格納しておくことにより、変換テーブルウ
オーク処理をこの命令が実際にデコードするまで遅らせ
ることにより、不要なアドレス変換動作による効率の低
下をふせぐことができる。

又１本発明の第２の態様は、高速アドレス変換機構を備
える情報処理装置において１条件分岐命令の分岐先命令
読み出しアドレスが高速アドレス変換機構に登録されて
いないことを検出したとき。

アドレス変換動作の為の変換テーブルウオークを抑止し
、検出情報をファームウェアに通知することにより、変
換テーブルウオーク処理をこの条件分岐命令が分岐する
ことが判明するまで遅らせることにより、不要なアドレ
ス変換動作による効率の低下をふせぐことかできる。

【図面の簡単な説明】

第１図は本発明の第１の実施例による情報処理装置を示
す概略ブロック図、第２図は本発明の第２の実施例によ
る情報処理装置を示す概略ブロック図、第３図は本発明
が注目するコーディング例を示す図である。 １・・・命令バッファ、２・・・命令バッファ付加部。 ３・・・命令レジスタ、４・・・命令デコーダ、５・・
・汎用レジスタファイル、６・・・アドレス加算器、７
・・・セレクタ、８・・・ＩＣバッファ、９・・・セレ
クタ、１０・・・命令カウンタ、１１・・・インクリメ
ンタ、１２・・・レジスタ、１３．１４・・・フラグ、
２０・・・命令読み出し制御部、２０′・・・ファーム
ウェア処理部。 ３１・・・レジスタ、３２〜３６・・・高速アドレス変
換機構、４２〜５３・・・キャッシュ、６１・・・イン
バータ、６２・・・アンドゲート、７０・・・アドレス
変換部。 　３ ４ Ｄ ＣＭＰ Ｃ Ｄ ＣＭＰ ８Ｃ。 Ｒ５，＄ＰＡＲＡＭ■ Ｒ５，Ｒ４ ＮＥ　、　＄ＥＲＲＯＲ Ｒ５、＄ＰＡＲＡＭＴＩ Ｒ５，Ｒ５ ＧＴ、＄ＥＲＲＯＲ ；　パラメータ＆をロード ・　　２ ；　エラーハンドラヘゲＨ殴 ；　パラメータ１　を０−ド ；　　？ ：　エラーハンドラへ分岐

Claims (1)

1. 【特許請求の範囲】 １、高速アドレス変換機構を備えた情報処理装置に於い
   て、 条件分岐命令の分岐先命令読み出しアドレスが、前記高
   速アドレス変換機構に登録されていないことを検出する
   検出手段と、 該検出手段によって、前記分岐先命令読み出しアドレス
   が前記高速アドレス変換機構に登録されていないことが
   検出されたとき、アドレス変換動作が抑止されるアドレ
   ス変換手段と、 前記検出手段の出力を格納するバッファ手段と、前記条
   件分岐命令の条件分岐の確定に応じた分岐先命令のデコ
   ード処理に際し、前記バッファ手段より読み出した検出
   情報に応答して、再度分岐先命読み出しを行う命令読み
   出し制御手段とを含むことを特徴とする情報処理装置。 ２、高速アドレス変換機構を備えた情報処理装置に於い
   て、 条件分岐命令の分岐先命令読み出しアドレスが、前記高
   速アドレス変換機構に登録されていないことを検出する
   検出手段と、 該検出手段によって、前記分岐先命令読み出しアドレス
   が前記高速アドレス変換機構に登録されていないことが
   検出されたとき、アドレス変換動作が抑止されるアドレ
   ス変換手段と、 前記条件分岐命令の条件分岐の確定に応じて、前記検出
   手段の検出情報出力を通知する通知手段と、 該通知手段からの前記検出情報出力に応答して、分岐先
   命令アドレスよりハードウェアの初期起動を行うファー
   ムウェア処理手段と を含むことを特徴とする情報処理装置。