JPH03155205A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH03155205A JPH03155205A JP29552989A JP29552989A JPH03155205A JP H03155205 A JPH03155205 A JP H03155205A JP 29552989 A JP29552989 A JP 29552989A JP 29552989 A JP29552989 A JP 29552989A JP H03155205 A JPH03155205 A JP H03155205A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- capacitance
- circuit
- self
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims description 77
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は時計等の低消費電力が要求される電子部品にお
いて、早い自起動時間を持つ発振回路に関する。
いて、早い自起動時間を持つ発振回路に関する。
［従来の技術］
従来、低消費電力を目的とした発振回路は、低い電源電
圧でしかし発振用反転増幅器のトランジスタ能力を極限
まで落とすことで実現されて来た。そして第２図に示す
様に安定した発振動作に必要なゲート容量、ドレイン容
量は固定容量として各々、反転増幅器のゲート側、ドレ
イン側へ接続されていた。
圧でしかし発振用反転増幅器のトランジスタ能力を極限
まで落とすことで実現されて来た。そして第２図に示す
様に安定した発振動作に必要なゲート容量、ドレイン容
量は固定容量として各々、反転増幅器のゲート側、ドレ
イン側へ接続されていた。
［発明が解決しようとする課題１
しかしながら、従来の方法は、発振そのものの自起動性
を犠牲にしていた為、電源投入時から発振が安定するま
での時間（以下発振自起動時間）が長くかかり過ぎてい
た。
を犠牲にしていた為、電源投入時から発振が安定するま
での時間（以下発振自起動時間）が長くかかり過ぎてい
た。
一般的に発振自起動時間を短かくするには１発振振動体
の直列抵抗を下げる、電源電圧を上げる１発振反転増幅
器のトランジスタ能力を上げるなどがあげられるが、低
消費電力実現と広い汎用性を考えると、発振容量を小さ
くすることが最も簡易である。しかし単純に発振容量を
小さくしただけでは１発振安定性が劣化してくる°、そ
こで第１図に示す様に容量可変制御回路として発振停止
検出回路を利用し電源投入時は発振容量６，７の値を少
な（して、発振自起動時間を短かくして、発振が安定し
た後は安定性が確保できるだけの大きな発振容量へ切り
換えることで上記問題を解決できる。
の直列抵抗を下げる、電源電圧を上げる１発振反転増幅
器のトランジスタ能力を上げるなどがあげられるが、低
消費電力実現と広い汎用性を考えると、発振容量を小さ
くすることが最も簡易である。しかし単純に発振容量を
小さくしただけでは１発振安定性が劣化してくる°、そ
こで第１図に示す様に容量可変制御回路として発振停止
検出回路を利用し電源投入時は発振容量６，７の値を少
な（して、発振自起動時間を短かくして、発振が安定し
た後は安定性が確保できるだけの大きな発振容量へ切り
換えることで上記問題を解決できる。
本発明は、発振の安定性、精度を確保しながら低電圧駆
動時でも発振自起動時間の短かい発振回路を得ることを
目的とする。
動時でも発振自起動時間の短かい発振回路を得ることを
目的とする。
〔課題を解決するための手段Ｊ
本発明の発振回路は、振動子を用いた発振回路の反転増
幅器の入力側もしくは出力側に接続された負荷コンデン
サの容量値を発振起動時に減少させる手段を具備したこ
とを特徴とする。
幅器の入力側もしくは出力側に接続された負荷コンデン
サの容量値を発振起動時に減少させる手段を具備したこ
とを特徴とする。
［実 施 例］
本発明の実施例を図面をもとに説明する。
第３図は本発明を半導体集積装置上に形成した回路図で
、ドレイン容量２０を可変にしである。
、ドレイン容量２０を可変にしである。
２１は水晶振動子又はセラミック振動子などの振動体で
２２は帰還抵抗、２３は反転増幅器でトランジスタ能力
は低消費電流実現の為、極力小さくしである（例えばβ
＝ ５ ｕ Ａ ／ Ｖ ”程度）、２６はゲート容量
（Ｃ，）で固定値とする（例えばｌＯ［ＰＦ］）、２０
は可変ドレイン容量（Ｃ０）で、２７の固定容量Ｃ０゜
と２８の固定容量ＣＤＩからなり、ＣｏｔはＮチャネル
トランジスタによるスイッチが付いている。発振回路の
出力２５は３２の分周回路へ入力され１分周出力信号３
３は、発振停止検出回路３１のクロックとなる０発振停
止検出回路３１の出力信号３０は、電源投入直後は”
Ｌ ”となっており、発振出力２５が十分安定動作状態
となり、分周出力信号３３に接続してパルスが出力され
る様になると、信号３０は°°Ｈ”となる。
２２は帰還抵抗、２３は反転増幅器でトランジスタ能力
は低消費電流実現の為、極力小さくしである（例えばβ
＝ ５ ｕ Ａ ／ Ｖ ”程度）、２６はゲート容量
（Ｃ，）で固定値とする（例えばｌＯ［ＰＦ］）、２０
は可変ドレイン容量（Ｃ０）で、２７の固定容量Ｃ０゜
と２８の固定容量ＣＤＩからなり、ＣｏｔはＮチャネル
トランジスタによるスイッチが付いている。発振回路の
出力２５は３２の分周回路へ入力され１分周出力信号３
３は、発振停止検出回路３１のクロックとなる０発振停
止検出回路３１の出力信号３０は、電源投入直後は”
Ｌ ”となっており、発振出力２５が十分安定動作状態
となり、分周出力信号３３に接続してパルスが出力され
る様になると、信号３０は°°Ｈ”となる。
次に本発明の最も特徴をなす容量変化と発振出力の関係
を詳しく説明する。
を詳しく説明する。
第４図はゲート容量（Ｃ，）を固定した時の、ドレイン
容量（Ｃ０）と発振自起動時間の特性図である＋＋Ｃｏ
ｏは発振を起動させるのに最低限必要な容量値で、Ｃｏ
ｏ＋ Ｃｏ＋は安定した精度の良い発振を接続させる為
の必要な容量値である＊Ｃｏｏのみにした時の方が明ら
かに発振自起動時間は少ない、（例えばＣ０゜＝５ ［
ＰＦ］ 、 Ｃｏ＋＝ １５［ＰＦ］にすると、発振自
起動時間はｔａ＝ｌ。
容量（Ｃ０）と発振自起動時間の特性図である＋＋Ｃｏ
ｏは発振を起動させるのに最低限必要な容量値で、Ｃｏ
ｏ＋ Ｃｏ＋は安定した精度の良い発振を接続させる為
の必要な容量値である＊Ｃｏｏのみにした時の方が明ら
かに発振自起動時間は少ない、（例えばＣ０゜＝５ ［
ＰＦ］ 、 Ｃｏ＋＝ １５［ＰＦ］にすると、発振自
起動時間はｔａ＝ｌ。
ｒ秒］からｔ＋ ＝５ ［秒］位にすることも可能であ
る。
る。
第５図（Ａ）は従来の構成による発振回路の出力信号で
、ドレイン容量はＣｏ＝Ｃｏ。＋ＣＤＩで固定の場合で
、発振自起動時間（ｔｏｓｃ）はｔ。
、ドレイン容量はＣｏ＝Ｃｏ。＋ＣＤＩで固定の場合で
、発振自起動時間（ｔｏｓｃ）はｔ。
Ｅ秒］と長い、第５図（Ｂ）は第３図の構成による発振
回路の出力信号である。電源投入直後はｃ、 ＝Ｃｏ。
回路の出力信号である。電源投入直後はｃ、 ＝Ｃｏ。
と小さい為、正確な発振周波数から少しはずれるが、発
振回路が立ち上がるまでは早い、すると分周回路３２が
作動して、発振停止検出回路３１の入力クロックにパル
スが出力される。信号３３に散発クロックが来ると発振
停止検出出力信号３０は“Ｌ”→”Ｈ”へ変化する為、
Ｎチャネルトランジスタ２９がオンしてドレイン容量は
Ｃ，＝Ｃ，。＋Ｃ０１と変化する。容量値が切り換わる
瞬間に発振は不安定となるが、すぐに安定状態へ入り４
．以後、所望の発振周波数が接続する。電源投入時から
この安定時期に至るまでの発振自動時間（ｔｏｓｃ）は
１．［秒］とかなり短かい。
振回路が立ち上がるまでは早い、すると分周回路３２が
作動して、発振停止検出回路３１の入力クロックにパル
スが出力される。信号３３に散発クロックが来ると発振
停止検出出力信号３０は“Ｌ”→”Ｈ”へ変化する為、
Ｎチャネルトランジスタ２９がオンしてドレイン容量は
Ｃ，＝Ｃ，。＋Ｃ０１と変化する。容量値が切り換わる
瞬間に発振は不安定となるが、すぐに安定状態へ入り４
．以後、所望の発振周波数が接続する。電源投入時から
この安定時期に至るまでの発振自動時間（ｔｏｓｃ）は
１．［秒］とかなり短かい。
第６図は発振停止検出回路の一例である。クロック信号
３３にパルスが接続して来ている時はイインバータ３５
のゲートはＮチャネルトランジスタ３７及び３９により
“Ｌ”となっており出力信号３０は°°Ｈ”となってい
る、何らかの原因で発振回路が止まった時、又は電源投
入直後の発振不安定状態はクロック信号３３に継続して
パルスが来ない為、インバータ３５のゲートは高抵抗３
６により°゛Ｈ”になり出力信号３０は°゛Ｌ”となっ
ている。
３３にパルスが接続して来ている時はイインバータ３５
のゲートはＮチャネルトランジスタ３７及び３９により
“Ｌ”となっており出力信号３０は°°Ｈ”となってい
る、何らかの原因で発振回路が止まった時、又は電源投
入直後の発振不安定状態はクロック信号３３に継続して
パルスが来ない為、インバータ３５のゲートは高抵抗３
６により°゛Ｈ”になり出力信号３０は°゛Ｌ”となっ
ている。
これまでの例はドレイン容量のみ可変としたがゲート容
量も合わせて可変とした方が効果が大きい。第７図は、
発振停止検出回路の出力信号によりゲート容量、ドレイ
ン容量を同時に制御する回路図である０発振自起動時間
は、第７図の方が第３図よりさらに短かくなる。
量も合わせて可変とした方が効果が大きい。第７図は、
発振停止検出回路の出力信号によりゲート容量、ドレイ
ン容量を同時に制御する回路図である０発振自起動時間
は、第７図の方が第３図よりさらに短かくなる。
さらに、発振容量を可変する装置としては小きざみにス
イッチ容量を多数段は発振容量を多数に細かく分割し、
各々の分割容量にスイッチを設け、順々にオンさせてゆ
く回路も有効で、容量が急激に変化することによる一時
的な発振不安定状態を回避することが可能である。
イッチ容量を多数段は発振容量を多数に細かく分割し、
各々の分割容量にスイッチを設け、順々にオンさせてゆ
く回路も有効で、容量が急激に変化することによる一時
的な発振不安定状態を回避することが可能である。
第３図、第７図に示した発振停止検出回路は、発振起動
制御手段の一例であって、パワーオンリセット回路や、
外部スイッチ、外部制御信号を用いて、容量値の制御を
しても良い。
制御手段の一例であって、パワーオンリセット回路や、
外部スイッチ、外部制御信号を用いて、容量値の制御を
しても良い。
さらに発振起動時において、本発明の負荷コンデンサ制
御と発振回路電源電圧上昇や、発振反転増幅器の増幅率
倍加など他の発振促進手段を組み合わせれば、自起動時
間を更に早（することが可能である。
御と発振回路電源電圧上昇や、発振反転増幅器の増幅率
倍加など他の発振促進手段を組み合わせれば、自起動時
間を更に早（することが可能である。
ｒ発明の効果］
本発明は、通常動作時における発振回路の安定性、精度
を確保しながら、低電圧駆動時においても、発振自起動
時間の短い発振回路を提供することができる。
を確保しながら、低電圧駆動時においても、発振自起動
時間の短い発振回路を提供することができる。
又本発明は、電池などの低電圧駆動による電子機器の発
振部に使われるので、電子機器の小型化、低パワー化に
役立ち、その応用範囲も極めて広い。
振部に使われるので、電子機器の小型化、低パワー化に
役立ち、その応用範囲も極めて広い。
第１図は本発明による発振起動制御回路図。
第２図は従来の固定発振容量による発振回路図。
第３図は半導体集積装置へ応用した時の回路図。
第４図はドレイン容量と発振自起動時間の特性図。
第５図（Ａ）は従来の発振回路による発振出力信号図。
第５図（Ｂ）は本発明による発振回路の発振出力信号と
タイミング図。 第６図は発振停止検出回路の一例を示す図。 第７図はゲート・ドレイン容量同時可変方式による発振
回路の一例を示す図。 １・・・振動体 ２・・・発振帰還抵抗 ３・・・反転増幅器 ６・・・ゲート側負荷コンデンサ ７・・・ドレイン側負荷コンデンサ ９・・・容量可変制御回路 以上
タイミング図。 第６図は発振停止検出回路の一例を示す図。 第７図はゲート・ドレイン容量同時可変方式による発振
回路の一例を示す図。 １・・・振動体 ２・・・発振帰還抵抗 ３・・・反転増幅器 ６・・・ゲート側負荷コンデンサ ７・・・ドレイン側負荷コンデンサ ９・・・容量可変制御回路 以上
Claims (1)
- 振動子を用いた発振回路において、反転増幅器の入力側
もしくは、出力側に接続された負荷コンデンサの容量値
を、発振起動時に減少させる手段を具備したことを特徴
とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29552989A JPH03155205A (ja) | 1989-11-14 | 1989-11-14 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29552989A JPH03155205A (ja) | 1989-11-14 | 1989-11-14 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155205A true JPH03155205A (ja) | 1991-07-03 |
Family
ID=17821806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29552989A Pending JPH03155205A (ja) | 1989-11-14 | 1989-11-14 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602713A (en) * | 1994-05-31 | 1997-02-11 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
| JP2008136032A (ja) * | 2006-11-29 | 2008-06-12 | Epson Toyocom Corp | 圧電発振回路 |
-
1989
- 1989-11-14 JP JP29552989A patent/JPH03155205A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602713A (en) * | 1994-05-31 | 1997-02-11 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
| JP2008136032A (ja) * | 2006-11-29 | 2008-06-12 | Epson Toyocom Corp | 圧電発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100188157A1 (en) | Electronic circuit | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US4196404A (en) | Crystal oscillator having low power consumption | |
| EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| JPS6242418B2 (ja) | ||
| JPH01161906A (ja) | 発振回路 | |
| JPH03155205A (ja) | 発振回路 | |
| JPH01157612A (ja) | 電圧制御発振回路 | |
| JPH0254698B2 (ja) | ||
| US5923201A (en) | Clock signal generating circuit | |
| JP2002237722A (ja) | 電圧制御発振回路 | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JP2840912B2 (ja) | 半導体集積回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JPS6349404B2 (ja) | ||
| JPH0353705A (ja) | 半導体集積回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JPH0279603A (ja) | 発振回路 | |
| JPH06177646A (ja) | 水晶発振回路 | |
| JPS5840766B2 (ja) | オ−トクリア回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPS5936444B2 (ja) | 水晶発振回路 | |
| KR850001124B1 (ko) | 표유용량(Stray Capacity)의 영향을 제거한 스위치드 캐패시터필터 | |
| JPS6138264Y2 (ja) | ||
| JPS6326009A (ja) | 発振回路 |